避免信号线覆盖的电路原理图路由规划系统技术方案

本发明专利技术涉及一种避免信号线覆盖的电路原理图路由规划系统，实现步骤T1、生成第一约束集合；步骤T2、遍历第一约束集合，若同时存在H{L

【技术实现步骤摘要】
避免信号线覆盖的电路原理图路由规划系统


[0001]本专利技术涉及集成电路
，尤其涉及一种避免信号线覆盖的电路原理图路由规划系统。

技术介绍

[0002]随着超大规模集成电路工艺技术的快速发展，芯片设计变得越来越复杂。芯片设计过程中需要借助电路图可视化工具来进行调试和验证，以辅助用户发现设计中的潜在问题，提高开发效率。电路原理图的路由规划是指在给定的两个或多个电路模块之间，通过特定的算法和约束，将模块之间的连接关系用若干个水平或垂直的信号线表示出来，方便用户了解各个模块间的逻辑与层次结构设计。在调试验证工具中的电路原理图不同于后端的布线布局图，力求用最小的空间完成所有信号线的路由规划，电路原理图服务于设计验证阶段，不仅对空间有要求，还需要能清晰准确地描述出芯片设计中各个模块之间的连接关系，还需要清晰呈现整个设计的层次结构。
[0003]现有的电路原理图的路由规划技术中，仅仅遵循不能出现不同信号线之间的相互覆盖(Overlap)这一约束条件，因为不同信号线之间的相互覆盖会影响用户对连接关系的错误判断。但是，仅仅考虑上述约束条件会可能会导致信号线之间的垂直交叉(Crossover)过多、信号线弯折次数(Bending)过多。过多的垂直交叉会使电路原理图变得复杂，降低功能可读性，不利于调试验证；过多的弯折次数会使连接关系变得复杂，不利于追踪模块的驱动和加载信号，从而降低了芯片设计的调试和验证效率。由此可知，如何提供一种新的电路原理图路由规划技术，降低电路原理图的复杂度，提高可读性，便于用户追踪模块的驱动和加载信号，进而提高芯片设计的调试和验证效率成为亟待解决的技术问题。

技术实现思路

[0004]本专利技术目的在于，提供一种避免信号线覆盖的电路原理图路由规划系统，通过拆分垂直线段的方式，避免出现水平线段重叠，降低了电路原理图的复杂度，提高了可读性。
[0005]一种避免信号线覆盖的电路原理图路由规划系统，包括第一模块列、第二模块列、设置在所述第一模块列、第二模块列之间的K个信号线{L1，L2，
…
,L
k
,
…
L
K
}、预设的第一约束条件、存储有计算及程序的存储器和处理器，其中，L
k
为第K个信号线，k的取值范围为1到K，L
k
包括一条垂直线段、至少两个连接点以及每一连接点和位于第一模块列或第二模块列的对应管脚之间的水平线段，每一连接点的连接方向和纵坐标已知；所述第一约束条件为H{a,b}，H{a,b}表示信号线a的垂直线段必须分配在信号线b的垂直线段的第一侧。
[0006]当所述处理器执行所述计算机程序时，实现以下步骤：
[0007]步骤T1、遍历{L1，L2，
…
,L
k
,
…
L
K
}，当满足L
xi
的其中一个朝向第一侧的连接点的纵坐标等于L
xj
的其中一个朝向第二侧的连接点的纵坐标，或者满足L
xj
的其中一个朝向第二侧的连接点的纵坐标等于L
xi
的其中一个朝向第一侧的连接点的纵坐标时，设置H{L
xi
,L
xj
}，生成第一约束集合，其中，所述第二侧为所述第一侧的对侧，L
xi
、L
xj
属于{L1，L2，
…
,L
k
,
…
L
K
}，ix、jx的取值范围为1到K，且ix≠jx。
[0008]步骤T2、遍历所述第一约束集合，若同时存在H{L
xi
,L
xj
}和H{L
xj
,L
xi
}，则将L
xi
的垂直线段拆分为L
xi1
和L
xi2
，将L
xi
的朝向第一侧的连接点全部转移给L
xi1
，将L
xi
的朝向第二侧的连接点全部转移给L
xi2
，选择距离L
xi1
和L
xi2
中最低的最低连接点之上最近一个未被占用的相邻两个管脚之间的1/B高度，B>1，作为L
xi1
和L
xi2
的连接点高度，在L
xi1
和L
xi2
上分别设置新增连接点，所述新增连接点用于建立L
xi1
和L
xi2
的连接。
[0009]步骤T3、将L
xi1
和L
xi2
分别作为一条单独的信号线添加至{L1，L2，
…
,L
k
,
…
L
K
}中，生成{L1,L2,
…
,L
m
,
…
,L
M
}，M大于K，设置{L
xi1
,L
xj
}、{L
xj
,L
xi2
}，添加至所述第一约束集合中。
[0010]步骤T4、基于所述第一约束集合和{L1,L2,
…
,L
m
,
…
,L
M
}生成第一模块列和第二模块列之间的电路原理图。
[0011]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种避免信号线覆盖的电路原理图路由规划系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
[0012]本专利技术通过拆分垂直线段的方式，避免出现水平线段重叠，降低了电路原理图的复杂度，提高了可读性，便于用户追踪模块的驱动和加载信号，进而提高芯片设计的调试和验证效率。
附图说明
[0013]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本专利技术实施例提供的待处理的信号线排序示意图；
[0015]图2为本专利技术实施例提供的初始状态的路由约束向量示意图；
[0016]图3为本专利技术实施例提供的基于第一约束集合更新得到的路由约束向量示意图；
[0017]图4为本专利技术实施例一基于第二约束向量集合更新得到的路由约束向量图；
[0018]图5为基于本专利技术实施例一生成的电路原理图；
[0019]图6为本专利技术实施例二基于第二约束集合更新得到的路由约束向量图；
[0020]图7为基于本专利技术实施例二生成的电路原理图；
[0021]图8为本专利技术实施例三基于第二约束集合更新得到的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种避免信号线覆盖的电路原理图路由规划系统，其特征在于，包括第一模块列、第二模块列、设置在所述第一模块列、第二模块列之间的K个信号线{L1，L2，
…
,L
k
,
…
L
K
}、预设的第一约束条件、存储有计算及程序的存储器和处理器，其中，L
k
为第K个信号线，k的取值范围为1到K，L
k
包括一条垂直线段、至少两个连接点以及每一连接点和位于第一模块列或第二模块列的对应管脚之间的水平线段，每一连接点的连接方向和纵坐标已知；所述第一约束条件为H{a,b}，H{a,b}表示信号线a的垂直线段必须分配在信号线b的垂直线段的第一侧；当所述处理器执行所述计算机程序时，实现以下步骤：步骤T1、遍历{L1，L2，
…
,L
k
,
…
L
K
}，当满足L
xi
的其中一个朝向第一侧的连接点的纵坐标等于L
xj
的其中一个朝向第二侧的连接点的纵坐标，或者满足L
xj
的其中一个朝向第二侧的连接点的纵坐标等于L
xi
的其中一个朝向第一侧的连接点的纵坐标时，设置H{L
xi
,L
xj
}，生成第一约束集合，其中，所述第二侧为所述第一侧的对侧，L
xi
、L
xj
属于{L1，L2，
…
,L
k
,
…
L
K
}，ix、jx的取值范围为1到K，且ix≠jx；步骤T2、遍历所述第一约束集合，若同时存在H{L
xi
,L
xj
}和H{L
xj
,L
xi
}，则将L
xi
的垂直线段拆分为L
xi1
和L
xi2
，将L
xi
的朝向第一侧的连接点全部转移给L
xi1
，将L
xi
的朝向第二侧的连接点全部转移给L
xi2
，选择距离L
xi1
和L
xi2
中最低的最低连接点之上最近一个未被占用的相邻两个管脚之间的1/B高度，B>1，作为L
xi1
和L
xi2
的连接点高度，在L
xi1
和L
xi2
上分别设置新增连接点，所述新增连接点用于建立L
xi1
和L
xi2
的连接；步骤T3、将L
xi1
和L
xi2
分别作为一条单独的信号线添加至{L1，L2，
…
,L
k
,
…
L
K
}中，生成{L1,L2,
…
,L
m
,
…
,L
M
}，M大于K，设置{L
xi1
,L
xj
}、{L
xj
,L
xi2
}，添加至所述第一约束集合中；步骤T4、基于所述第一约束集合和{L1,L2,
…
,L
m
,
…
,L
M
}生成第一模块列和第二模块列之间的电路原理图。2.根据权利要求1所述的系统，其特征在于，所述步骤T2中，新增连接点位于L
xi1
和L
xi2
其中一个对应的垂直线段之上，位于另一个对应的垂直线段之外，将新增连接点位于垂直线段之外的垂直线段延伸至对应的新增连接点。3.根据权利要求1所述的系统，其特征在于，所述步骤T3中，L1,L2,
…
,L
m
,
…
,L
M
按照最...

【专利技术属性】
技术研发人员：肖承志，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：