寄存器接入方法、装置、电子设备及计算机可读存储介质制造方法及图纸

本申请提供一种寄存器接入方法、装置、电子设备及计算机可读存储介质，方法包括：将待接入的各寄存器按照所属时钟域和逻辑层次进行分组，得到至少一个寄存器组；针对每个寄存器组：从各扫描链中选出目标扫描链；目标扫描链为包括目标链段的扫描链；目标链段为扫描链中与该寄存器组属于相同时钟域和逻辑层次的寄存器段，或为扫描链中与该寄存器组属于相同时钟域的寄存器段；按照该寄存器组对应的各目标扫描链可接入寄存器的余量，将该寄存器组中的各寄存器接入各目标扫描链的目标链段中。本申请可以实现待接入的各寄存器到扫描链的自动化接入，可以减少人力成本，提高效率，并且可以规避人工操作所存在的失误，降低将寄存器加入扫描链中时出错率。入扫描链中时出错率。入扫描链中时出错率。

【技术实现步骤摘要】
寄存器接入方法、装置、电子设备及计算机可读存储介质


[0001]本申请涉及芯片设计
，具体而言，涉及一种寄存器接入方法、装置、电子设备及计算机可读存储介质。

技术介绍

[0002]随着技术的发展，数字IC(Integrated Circuit，集成电路)的规模已经突破千万级。而当项目需要进行ECO(Engineering Change Orde，工程变更)时，一般需要新增的寄存器，且需要新增的寄存器的数量可能达到了上百甚至上千之数。且由于ECO时芯片设计中的scan chain(扫描链测试中所形成的扫描链)已经成形，无法再通过现有工具重新生成替代，但作为ECO改动的一部分，这些新增寄存器却更需要被加入scan chain中。
[0003]目前，为了将ECO后产生的新增的寄存器加入scan chain中，通常是由中后端工程师通过人工方式进行加入，这就导致需要消耗大量的人力成本，且效率低下。此外，人工操作难免会出现一些失误，且这些失误出现的地方是无法预测的，因此会导致将ECO后产生的新增的寄存器加入scan chain中时出错率高。

技术实现思路

[0004]本申请实施例的目的在于提供一种寄存器接入方法、装置、电子设备及计算机可读存储介质，用以提高寄存器接入效率。
[0005]本申请实施例提供了一种寄存器接入方法，包括：将待接入的各寄存器按照所属时钟域和逻辑层次进行分组，得到至少一个寄存器组；针对每个寄存器组：从各扫描链中选出目标扫描链；所述目标扫描链为包括目标链段的扫描链；所述目标链段为所述扫描链中与该寄存器组属于相同时钟域和逻辑层次的寄存器段，或为所述扫描链中与该寄存器组属于相同时钟域的寄存器段；按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中。
[0006]在上述实现方式中，通过将待接入的各寄存器按照所属时钟域和逻辑层次进行分组，并针对每个寄存器组，选择具有与该寄存器组属于相同时钟域和逻辑层次的扫描链或者与该寄存器组属于相同时钟域的扫描链来作为被加入的目标扫描链，这样在将待接入的各寄存器接入目标扫描链的目标链段中后，由于被接入的目标扫描链的目标链段与接入的寄存器至少属于相同的时钟域，因此可以利于加入寄存器后的扫描链中各寄存器的时序收敛。且由于被接入的目标扫描链与接入的寄存器至少属于相同的时钟域，因此在接入的寄存器与扫描链的目标链段中各寄存器在版图中的物理距离通常不会很远(尤其是在目标链段与接入的寄存器逻辑层次也一致时，距离通常不会很远)，从而也利于减少不必要的DRV(design rule violation，设计规则违反)。同时，在本申请实施例中是按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中，因此也可以避免加入寄存器后的目标扫描链超长，避免增加测试时间与成本。同时，采用本申请实施例的方案，可以实现待接入的各寄存器到目标扫描链
的自动化接入，从而可以有效减少人力成本，提高接入效率，并且可以规避掉人工操作所存在的失误，降低将ECO后产生的新增的寄存器(即待接入的各寄存器)加入scan chain中时出错率。
[0007]进一步地，在按照该寄存器组对应的各所述目标扫描链的可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中之前，所述方法还包括：获取各所述扫描链的长度；根据各所述扫描链的长度以及各所述扫描链的长度中的最大长度，确定各所述扫描链可接入寄存器的余量。
[0008]在上述实现方式中，通过根据各扫描链的长度以及各扫描链的长度中的最大长度，确定各扫描链可接入寄存器的余量，这样就可以保证在按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各目标扫描链的目标链段中时，避免加入寄存器后的目标扫描链超长(即避免超过及各扫描链的长度中的最大长度)，避免增加测试时间与成本。
[0009]进一步地，从各扫描链中选出目标扫描链，包括：从各所述扫描链中选出可接入寄存器的余量不为0的，且包含与该寄存器组属于相同时钟域和逻辑层次的寄存器段的第一扫描链；从所述第一扫描链中选择出可接入寄存器的总余量大于等于该寄存器组中的寄存器数量的各所述目标扫描链。
[0010]进一步地，从各扫描链中选出目标扫描链，还包括：在所有所述第一扫描链的可接入寄存器的总余量小于所述寄存器组中的寄存器数量时，将所有所述第一扫描链确定为所述目标扫描链；从除所述第一扫描链外的其余扫描链中选出可接入寄存器的余量不为0的，且包含与该寄存器组属于相同时钟域的寄存器段的第二扫描链；从所述第二扫描链中选择出可接入寄存器的总余量大于等于该寄存器组的剩余寄存器数量的各所述目标扫描链；其中，该寄存器组的剩余寄存器数量等于该寄存器组的总寄存器数量与所有所述第一扫描链的可接入寄存器的总余量之差。
[0011]在上述实现方式中，优先从包含与寄存器组属于相同时钟域和逻辑层次的寄存器段、且可接入寄存器的余量不为0的第一扫描链选出目标扫描链。在第一扫描链的总余量不足时，再从包含与该寄存器组属于相同时钟域的寄存器段、且可接入寄存器的余量不为0的第二扫描链继续选出目标扫描链，这样就可以尽可能地使得待接入的寄存器与其接入的目标扫描链在版图上的物理位置是相近的，从而在利于时序收敛的同时，也利于减少不必要的DRV。
[0012]进一步地，在所述从各扫描链中选出目标扫描链之前，所述方法还包括：从各所述扫描链中去除OCC chain(On
‑
chip Clock Controllers chain，片上时钟控制器链)。
[0013]可以理解，在扫描链测试中，OCC chain是用于进行扫描控制的，因此在接入寄存器时，一般不在OCC chain中接入寄存器，以免影响测试效果。而在上述实现方式中，通过先从各所述扫描链中去除OCC chain，然后再从各扫描链中选出目标扫描链进行待接入的寄存器的接入，这样就可以保证待接入的寄存器不会接入到OCC chain中。
[0014]进一步地，按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中，包括：
[0015]针对任意一个所述目标扫描链，采用以下方式将该寄存器组中的各所述寄存器接入该目标扫描链的目标链段中：
[0016]若该寄存器组中的目标寄存器数量大于该目标扫描链可接入寄存器的余量n，则执行以下操作，其中所述目标寄存器为该寄存器组中未接入扫描链的寄存器：从该寄存器组的目标寄存器中确定出第一目标寄存器和第二目标寄存器，并从该目标扫描链的目标链段中确定出第一寄存器和第二寄存器；从该寄存器组的目标寄存器中确定出包含所述第一目标寄存器和所述第二目标寄存器在内的n个第三目标寄存器；以所述第一目标寄存器为起点，所述第二目标寄存器为终点，依次连接n个所述第三目标寄存器，并将所述第一目标寄存器的输入端与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种寄存器接入方法，其特征在于，所述方法包括：将待接入的各寄存器按照所属时钟域和逻辑层次进行分组，得到至少一个寄存器组；针对每个寄存器组：从各扫描链中选出目标扫描链；所述目标扫描链为包括目标链段的扫描链；所述目标链段为所述扫描链中与该寄存器组属于相同时钟域和逻辑层次的寄存器段，或为所述扫描链中与该寄存器组属于相同时钟域的寄存器段；按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中。2.如权利要求1所述的寄存器接入方法，其特征在于，在按照该寄存器组对应的各所述目标扫描链的可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中之前，所述方法还包括：获取各所述扫描链的长度；根据各所述扫描链的长度以及各所述扫描链的长度中的最大长度，确定各所述扫描链可接入寄存器的余量。3.如权利要求1所述的寄存器接入方法，其特征在于，从各扫描链中选出目标扫描链，包括：从各所述扫描链中选出可接入寄存器的余量不为0的，且包含与该寄存器组属于相同时钟域和逻辑层次的寄存器段的第一扫描链；从所述第一扫描链中选择出可接入寄存器的总余量大于等于该寄存器组中的寄存器数量的各所述目标扫描链。4.如权利要求3所述的寄存器接入方法，其特征在于，从各扫描链中选出目标扫描链，还包括：在所有所述第一扫描链的可接入寄存器的总余量小于所述寄存器组中的寄存器数量时，将所有所述第一扫描链确定为所述目标扫描链；从除所述第一扫描链外的其余扫描链中选出可接入寄存器的余量不为0的，且包含与该寄存器组属于相同时钟域的寄存器段的第二扫描链；从所述第二扫描链中选择出可接入寄存器的总余量大于等于该寄存器组的剩余寄存器数量的各所述目标扫描链；其中，该寄存器组的剩余寄存器数量等于该寄存器组的总寄存器数量与所有所述第一扫描链的可接入寄存器的总余量之差。5.如权利要求1所述的寄存器接入方法，其特征在于，在所述从各扫描链中选出目标扫描链之前，所述方法还包括：从各所述扫描链中去除片上时钟控制器链。6.如权利要求1
‑
5任一项所述的寄存器接入方法，其特征在于，按照该寄存器组对应的各所述目标扫描链可接入寄存器的余量，将该寄存器组中的各所述寄存器接入各所述目标扫描链的目标链段中，包括：针对任意一个所述目标扫描链，采用以下方式将该寄存器组中的各所述寄存器接入该目标扫描链的目标链段中：若该寄存器组中的目标寄存器数量大于该目标扫描链可接入寄存器的余量n，则执行以下操作，其中所述目标寄存器为该寄存器组中未接入扫描链的寄存器：
从该寄存器组的目标寄存器中确定出第一目标寄存器和第二目标寄存器，并从该目标扫描链的目标链段中确定出第一寄存器和第二寄存器；从该寄存器组的目标寄存器中确定出包含所述第一目标寄存器和所述第二目标寄存器在内的n个第三目标寄存器；以所述第一目标寄存器为起点，所述第二目标寄存器为终点，依次连接n个所述第三目标寄存器，并将所述第一目标寄存器的输入端与所述第一寄存器的输出端连接，将所述第二目标寄存器的输出端与所述第二寄存器的输入端连接；若该寄存器组中未接入扫描链的目标寄存器数量小于等于该目标扫描链可接入寄存器的余量n，则执行以下操作：从该寄存器组的目标寄存器中确定出第一目标寄存器和第二目标寄存器，并从该目标扫描链的目标链段中确定出第一寄存器和第二寄存器；以所述第一目标寄存器为起点，所述第二目标寄存器为终点，依次连接该寄存器组中的所有目标寄存器，并将所述第一目标寄存器的输入端与所述第一寄存器的输出端连接，将所述第二目标寄存器的输出端与所述第二寄存器的输入端连接。7.如权利要求6所述的寄存器接入方法，其特征在于，从该寄存器组的目标寄存器中确定出第一目标寄存器和第二目标寄存器，并...

【专利技术属性】
技术研发人员：曾子豪，
申请(专利权)人：恒玄科技上海股份有限公司，
类型：发明
国别省市：