基于电路延迟测量的自动超频控制器制造技术

本发明专利技术公开了一种基于电路延迟测量的自动超频控制器，其特征在于，包括CPU、时钟发生器和电路延迟测量器控制器。与现有技术相比，本发明专利技术的创新之处在于：二维多帧合成技术对电路延迟测量器的采样结果进行处理，以消除采样噪声；运行在异构FPGA上的自动超频控制器，能够自动寻找加速器能够安全运行的最高频率。够自动寻找加速器能够安全运行的最高频率。够自动寻找加速器能够安全运行的最高频率。

【技术实现步骤摘要】
基于电路延迟测量的自动超频控制器


[0001]本专利技术涉及一种适用于FPGA神经网络加速器的的自动超频控制器。

技术介绍

[0002]近年，基于FPGA的神经网络加速器得到了广泛的应用[1]，各种不同的性能优化方法相继提出[2]。目前主流的FPGA静态时序分析工具保留了一定的时序裕量以使用最差的工况，因此可以使用超频技术移除过于保守的时间裕量以最大限度提升性能。虽然超频技术可能造成时序错误，但是有多项研究表明神经网络能够容忍少量错误[3]，这使得将超频技术和神经网络加速器相结合成为可能。
[0003]目前主要有两种处理潜在时序错误的手段，分别是基于算法的容错(Algorithm Based Fault Tolerance，ABFT)和时序错误预警/延迟测量。其中ABFT方法对算法输入和输出进行校验[4]，如果校验值不满足某些特征则有错误发生。这种方法的主要局限在于其只能应用于卷积计算，无法适用于神经网络中的其他算子。基于时序错误预警/延迟测量的方法虽然能适用于任何算子，但所采用的时序检测器无法适用于所有时序路径[5]。
[0004]参考文献
[0005][1]Yun Liang,Liqiang Lu,and Jiaming Xie.OMNI:A framework for integrating hardware and software optimizations for sparse cnns.IEEE Trans.Comput.Aided Des.Integr.Circuits Syst.,40(8):1648
–
1661,2021.
[0006][2]Duy Thanh Nguyen,Tuan Nghia Nguyen,Hyun Kim,and Hyuk
‑
Jae Lee.A high
‑
throughput and power
‑
efficient FPGA implementation of YOLO CNN for object detection.IEEE Trans.Very Large Scale Integr.Syst.,27(8):1861
–
1873,2019.
[0007][3]Muhammad Abdullah Hanif,Rehan Hafiz,and Muhammad Shafique.Error resilience analysis for systematically employing approximate computingin convolutional neural networks.In Design,Automation&Test in Europe,DATE,pages 913
–
916.IEEE,2018.
[0008][4]Thibaut Marty,Tomofumi Yuki,and Steven Derrien.Safe overclocking for CNN accelerators through algorithm
‑
level error detection.IEEE Trans.Comput.Aided Des.Integr.Circuits Syst.,39(12):4777
–
4790,2020.
[0009][5]Jose L.Nunez
‑
Yanez.Energy proportional neural network inference with adaptive voltage and frequency scaling.IEEE Trans.Computers,68(5):676
–
687,2019.

技术实现思路

[0010]本专利技术要解决的计算问题是：现有的ABFT方法主要局限在于其只能应用于卷积计算，无法适用于神经网络中的其他算子；基于时序错误预警/延迟测量的方法所采用的时序
检测器无法适用于所有时序路径。
[0011]为了解决上述技术问题，本专利技术的技术方案是提供了一种基于电路延迟测量的自动超频控制器，其特征在于，包括CPU、时钟发生器和电路延迟测量器控制器，其中：
[0012]调整时钟发生器输出的相移时钟SCLK的相位从0
°
到360
°
，由电路延迟测量器控制器控制电路延迟检测器在同一个相位对时钟发生器进行N次采样后再移动到下一个相位，直至在全部相位完成对时钟发生器的采样，每个相位的最终采样值为当前相位N次采样所获得的采样值的均值；
[0013]电路延迟测量器控制器还用于对所获得所有相位的最终采样值进行横向多帧合成后，获得跳变点θ1和θ2，其中：
[0014]进行横向多帧合成时，将每个相位的最终采样值定义为一帧数据，则对于第n帧数据而言，进行横向多帧合成后第n帧数据为第帧数据至第帧数据的均值，其中，M为横向多帧合成系数；
[0015]跳变点θ1为进行横向多帧合成后，采样值从0变化到1的点；跳变点θ2为进行横向多帧合成后，采样值从1变化到0的点；
[0016]CPU用于从电路延迟测量器控制器获得跳变点θ1和θ2后解算得到电路延迟t
d
，并根据电路延迟t
d
决定下一个运行周期加速器的频率f
next
。
[0017]优选地，若当前相位N次采样所获得的采样值的均值不大于0.5，则当前相位的最终采样值为0，否则当前相位的最终采样值为1。
[0018]优选地，所述电路延迟测量器控制器包括采样器和跳变点寻找器，其中，由采样器控制电路延迟检测器获得所述所有相位的最终采样值并进行所述横向多帧合成，由跳变点寻找器寻找所述跳变点θ1和θ2。
[0019]优选地，所述采样器共享多个所述电路延迟检测器，所述CPU通过多个所述电路延迟检测器解算得到多个路径的所述电路延迟t
d
，从多个所述电路延迟t
d
中选择最长的电路延迟t
d
来决定下一个运行周期加速器的频率f
next
。
[0020]优选地，所述CPU采用下式解算得到所述电路延迟t
d
：
[0021][0022]式中，T为时钟周期。
[0023]与现有技术相比，本专利技术的创新之处在于：
[0024]1)二维多帧合成技术对电路延迟测量器的采样结果进行处理，以消除采样噪声；
[0025]2)运行在异构FPGA上的自动超频控制器，能够自动寻找加速器能够安全运行的最高频率。
附图说明
[0026]图1示意了本实施例所公开的自动超频控制器；
[0027]图2示意了自动超频控制器工作流程；
[0028]图3为自动超频控制器状态转移图；
[0029]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于电路延迟测量的自动超频控制器，其特征在于，包括CPU、时钟发生器和电路延迟测量器控制器，其中：调整时钟发生器输出的相移时钟SCLK的相位从0
°
到360
°
，由电路延迟测量器控制器控制电路延迟检测器在同一个相位对时钟发生器进行N次采样后再移动到下一个相位，直至在全部相位完成对时钟发生器的采样，每个相位的最终采样值为当前相位N次采样所获得的采样值的均值；电路延迟测量器控制器还用于对所获得所有相位的最终采样值进行横向多帧合成后，获得跳变点θ1和θ2，其中：进行横向多帧合成时，将每个相位的最终采样值定义为一帧数据，则对于第n帧数据而言，进行横向多帧合成后第n帧数据为第帧数据至第帧数据的均值，其中，M为横向多帧合成系数；跳变点θ1为进行横向多帧合成后，采样值从0变化到1的点；跳变点θ2为进行横向多帧合成后，采样值从1变化到0的点；CPU用于从电路延迟测量器控制器获得跳变点θ1和θ2后解算得到电路延迟t
d
，并根据电路延迟t
d
决定下一个运行周期加速器的频率f
next<...

【专利技术属性】
技术研发人员：姜伟雄，哈亚军，
申请(专利权)人：上海科技大学，
类型：发明
国别省市：