一种应用于激光雷达片内的总线结构制造技术

本发明专利技术公开了一种应用于激光雷达片内的总线结构，涉及数据传输技术领域，包括：数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；数据处理模块，用于对初步数据流进行识别，判断初步数据流所属单波；数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。本发明专利技术构建了一个连接通用低速总线APB和AMBA中高速总线的结构，结合激光雷达芯片处理的不同场景与数据的安全性，可灵活的连接低速总线与各类高速总线，灵活的配置总线桥模块的数量和所处理的总线数据的位宽，从而提高激光雷达芯片的安全性。性。性。

【技术实现步骤摘要】
一种应用于激光雷达片内的总线结构


[0001]本专利技术涉及数据传输
，更具体的说是涉及一种应用于激光雷达片内的总线结构。

技术介绍

[0002]对于汽车来说，车辆安全是制造汽车的重中之重，而激光雷达是车辆安全的重要组成部分，为驾驶员准确的提供车辆周围物体的位置、运动状态和形状等信息，也为无人驾驶的广泛应用提供了可能。目前车辆安全大致分为主动安全和被动安全，主动安全是指车辆行驶过程中车辆系统的稳定性，包括制动系统（ABS）、激光雷达检测系统、轮胎气压检测系统、车速感应系统等；被动安全指车辆发生碰撞时对驾驶员的安全保护，包括车身材质、安全带装置、安全气囊、转向柱能量吸收装置等。
[0003]而目前针对提高激光雷达探测的准确性和驾驶系统的安全性，现有专利技术（点云数据的处理方法、装置、存储介质及激光雷达系统）通常会在车辆上加装多个激光雷达收发装置来实现。其可通过提高装置的数量和放置的方位来采集车辆周围更多的激光反射信号，从而为系统提供更多的信息来提高车辆的安全性。
[0004]现有技术中将错误检查和纠正（ECC）的技术或思想应用在存储器或者闪存等存储设备上，为了保证系统在存储器上的读写操作能正确的进行，避免或降低对存储器中的数据进行操作时出现错误，从而保证系统读写数据的安全性，该类方法保证了数据存储的安全并未保证数据传输时的安全。
[0005]由于在车辆上加装多个激光雷达收发装置来提高激光雷达探测的准确性和驾驶系统的安全性，会提高生产成本；将ECC技术应用于存储器中，只能保证存储的数据在读写操作时的正确，并不能保证在总线中传输的数据的正确。因此，如何保证传输过程中数据的安全性是本领域技术人员亟需解决的问题。

技术实现思路

[0006]有鉴于此，本专利技术提供了一种应用于激光雷达片内的总线结构，克服上述缺陷。
[0007]为了实现上述目的，本专利技术提供如下技术方案：一种应用于激光雷达片内的总线结构，包括：数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；数据处理模块，用于对初步数据流进行识别，判断初步数据流所属波形类别；还用于接收同一发射源的多个回波；数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。
[0008]可选的，数据处理模块包括6个种类的通道，分别为：FD0 channel、FD1 channel、FD2 channel、FD3 channel、FB channel、CPU channel；其中，FD0 channel、FD1 channel均用于总线通道信息重排、数据的重组和数据格
式化操作；FD2 channel用于实现数据的仲裁和数据格式化操作；FD3 channel用于屏蔽掉总线主机任何通道的数据，放出需要发送的数据，具有mask功能和数据格式化操作；FB channel用于实现回写操做；CPU channel用于将采集到的数据上报给CPU。
[0009]可选的，总线的传输数据帧格式包括ECC模式、CRC模式和NO_ECC&CRC模式，在数据传输时会根据需要切换至对应的校准模式。
[0010]可选的，ECC模式下FD0
‑
3channel中数据帧的相同结构为：每笔数据包transaction的LSB都是1bit的包尾、均具有3bit的目的地地址dest ID。
[0011]可选的，FD0
‑
3channel中对初步数据流的处理步骤为：将各通道中的数据进行格式化，即将每笔数据包transaction的帧头剔除，并将每笔数据包transaction拼凑成与高速总线数据位宽一致的形式，以Tlast=1代表数据包的结尾。
[0012]可选的，回写操做的优先级高于总线的写操作和读操作。
[0013]可选的，读操作的具体步骤为：通过CPU配置寄存器，配置通道个数，开启选中的通道对接收数据进行纠错和校正，获得初步数据流；依据初步数据流从数据处理模块自动选择对应的通道，经过流处理后，将重组的数据经过FIFO作为缓存，并根据目的地地址dest ID，将缓存的数据通过高速总线主机发送到对应从机模块；其中，能够自动选择对应的通道是由于数据本身的一段3bit的位宽与6种通路存在映射关系，且每款芯片都会固定。
[0014]可选的，写操作的具体步骤为：通过CPU配置寄存器，选择所需的通道个数，将数据灌入开启的通道中，经过纠正模块对数据进行纠错和校正，然后将数据根据目的地地址dest ID发送到对应的从机模块。
[0015]经由上述的技术方案可知，与现有技术相比，本专利技术公开了一种应用于激光雷达片内的总线结构，构建了一个连接通用低速总线APB和AMBA中高速总线的结构，该结构可以处理激光雷达单波或全波的信号，提高单个激光雷达装置处理漫反射中的多个信号的能力；该总线结构运用了ECC和CRC的相关思想和技术，可实现数据在总线传输过程中的校正和纠错，可在数据还未存储到存储器之前便对数据进行处理，能更快速准确地处理反射回来的信号，从而提高系统的稳定性与安全性。本专利技术的总线结构结合了激光雷达芯片处理的不同场景与数据的安全性，可灵活的连接低速总线与各类高速总线，灵活的配置总线桥模块的数量和所处理的总线数据的位宽，从而提高激光雷达芯片的安全性。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0017]图1为本专利技术的总线结构示意图；图2为本专利技术的总线写操作的工作流程示意图；图3为本专利技术的总线读操作的工作流程示意图；
图4为流处理模块的结构示意图；图5为在ECC模式下FD0
‑
3的帧结构示意图；图6为FD0
‑
3数据格式化结构示意图。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]激光雷达的回波检测通常是处理反射回来的单波或全波，若芯片系统能及时接收物体表面反射回的单波或全波，并对接收到的信号进行纠错、校正处理，便可更准确的分析出检测到的物体的各种信息，从而让CPU高效的分配系统资源，提高系统的安全性。
[0020]在激光雷达芯片系统中会存在很多模块的相互作用，而模块相互作用的桥梁就是总线，该总线桥结构不仅使各个模块顺利的进行通信，还会对总线中的数据进行纠错和校正。该总线桥适用于32bit、64bit、128bit、256bit等位宽可调的数据，可使用单个或多个总线主机对数据进行处理，每个主机可连接4个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于激光雷达片内的总线结构，其特征在于，包括：数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；数据处理模块，用于对初步数据流进行识别，判断初步数据流所属波形类别；还用于接收同一发射源的多个回波；数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。2.根据权利要求1所述的一种应用于激光雷达片内的总线结构，其特征在于，数据处理模块包括6个种类的通道，分别为：FD0 channel、FD1 channel、FD2 channel、FD3 channel、FB channel、CPU channel；其中，FD0 channel、FD1 channel均用于总线通道信息重排、数据的重组和数据格式化操作；FD2 channel用于实现数据的仲裁和数据格式化操作；FD3 channel用于屏蔽掉总线主机任何通道的数据，放出需要发送的数据，具有mask功能和数据格式化操作；FB channel用于实现回写操做；CPU channel用于将采集到的数据上报给CPU。3.根据权利要求2所述的一种应用于激光雷达片内的总线结构，其特征在于，总线的传输数据帧格式包括ECC模式、CRC模式和NO_ECC&CRC模式，在数据传输时会根据需要切换至对应的校准模式。4.根据权利要求3所述的一种应用于激光雷达片内的总线结构，其特征在于，ECC模式下FD0
‑<...

【专利技术属性】
技术研发人员：周生远，吕悦川，钱炜，
申请(专利权)人：北京智联安科技有限公司，
类型：发明
国别省市：