同步器标准单元的ATPG库模型生成系统技术方案

本发明专利技术涉及一种同步器标准单元的ATPG库模型生成系统，实现步骤E1、获取待处理的同步器标准单元和第四liberty文件；步骤E2、提取K

【技术实现步骤摘要】
同步器标准单元的ATPG库模型生成系统


[0001]本专利技术涉及计算机
，尤其涉及一种同步器标准单元的ATPG库模型生成系统。

技术介绍

[0002]自动测试向量生成(Automatic Test Pattern Generation，简称ATPG)是在半导体芯片测试中使用的测试向量由程序自动生成的过程。测试向量按顺序地加载到器件的输入端口上，输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。ATPG有效性是衡量测试错误覆盖率的重要指标。实现ATPG的基础是构建标准单元对应的ATPG库模型，基于ATPG库模型生成芯片；设计门级网表所对应的ATPG模型，从而通过ATPG工具自动生成测试向量对芯片进行测试。
[0003]传统的ATPG库模型是基于标准单元对应的Verilog模型生成的，而标准单元对应的Verilog模型为准确的仿真和验证而开发的，并不适合ATPG目的。例如，为了准确描述模拟行为，IO pad类型的标准单元对应的Verilog模型非常复杂。再如，集成时钟门控(ICG)的标准单元是为时钟门控而设计的，对应的V本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同步器标准单元的ATPG库模型生成系统，其特征在于，包括预先构建的ATPG基本单元库{A1，A2，
…
A
M
}、存储有计算机程序的存储器和处理器，A
m
为ATPG基本单元库中第m个ATPG基本单元，m的取值范围为1到M，M为ATPG基本单元库中ATPG基本单元的总数，当所述处理器执行所述计算机程序时，实现以下步骤：步骤E1、获取待处理的同步器标准单元集合{K1,K2,
…
K
S
}和第四liberty文件，K
s
为第s个待处理的同步器标准单元,s的取值范围为1到S，S为待处理的同步器标准单元总数，K1,K2,
…
K
S
属于同一个待处理标准单元库；步骤E2、从所述第四liberty文件中提取每一K
s
对应的状态表，K
s
对应的状态表包括多条第二状态记录，所述第二状态记录包括L(s)个输入字段和T(s)个输出字段，所述L(s)个输入字段包括第二使能输入字段、选择信号字段和L(s)
‑
2个数据输入字段；所述第二使能输入字段用于存储第一沿触发状态和第二沿触发状态，所述选择信号字段、其他L(s)
‑
2个数据输入字段、T(s)个输出字段用于存储对应的电平状态，所述电平状态包括第一电平状态和第二电平状态；当第二使能输入字段为第一沿触发状态时，T(s)个输出字段基于选择信号字段以及L(s)
‑
2个数据输入字段的逻辑关系确定；当第二使能输入字段为第二沿触发状态时，T(s)个输出字段保持当前状态不变；第j个输出字段对应K
s
中第j个寄存器的输出状态，K
s
中包括T(s)个寄存器；步骤E3、从K
s
对应的状态表中提取K
s
对应的时序信息、第三逻辑信息以及T(s)个寄存器按照连接顺序排列的寄存器序列(RE1，RE2，
…
RE
T(s)
),RE
u
为K
s
中排在第u个的寄存器，u的取值范围为1到T(s)；步骤E4、从{A1，A2，
…
A
M
}中选取至少一个A
m
组合生成与K
s
对应的第三逻辑信息的逻辑相同的第三目标ATPG库模型；步骤E5、设置K
s
中每一RE
u
对应的寄存器单元RF
u
,每一RF
u
包括有效信号端口、数据输入端口和输出端口，将RF
u
的输出端口连接至RF
u+1
的数据输入端口，将所述第三目标ATPG库模型连接至RF1的数据输入端口，基于K
s
对应的时序信息将时钟信号连接至每一RF
u
的有效信号端口，生成K
s
对应的目标ATPG库模型。2.根据权利要求1所述的系统，其特征在于，所述步骤E1包括：步骤E11、从预设的制程设计信息中获取待处理的标准单元库和第一liberty文件，所述第一liberty文件中存储有所述待处理的标准单元库中每一标准单元对应的逻辑信息和时序信息；步骤E12、遍历待处理的标准单元库中的标准单元，将包括两...

【专利技术属性】
技术研发人员：唐华兴，郑宇飞，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：