SOC自动化集成方法技术

本发明专利技术涉及自动化系统集成技术领域，具体涉及SOC自动化集成方法；每个IP层级的工程师提交自己的IPmodule和、一个dummy的module和对应的自己的IP的在系统层级的连接描述文件，系统集成工程师用一个脚本读入每个人的交付生成集成的系统TOPverilog RTL代码，基于系统的布局布线要求，系统集成工程师把TOPverilog RTL和对应的submodule的dummy读入DC工具，然后在DC中用脚本regroup重新生成新的TOPVerilogRTL的满足PR需求的结构RTL代码；本发明专利技术充分发掘IP开放和维护工程师的能力，把系统集成的任务分解到每个IP层级，让IP层级的工程师充分的参与到系统集成中来，简化了SOC系统集成的工作，降低了对SOC系统集成人员的能力和经验要求，能够有效的提高团队的SOC芯片设计能力和产出。设计能力和产出。设计能力和产出。

【技术实现步骤摘要】
SOC自动化集成方法


[0001]本专利技术涉及自动化系统集成
，具体涉及SOC自动化集成方法。

技术介绍

[0002]SoC是SystemonChip的缩写，直译是“芯片级系统”，通常简称“片上系统”。因为涉及到“Chip”，SoC身上也会体现出“集成电路”与“芯片”之间的联系和区别，其相关内容包括集成电路的设计、系统集成、芯片设计、生产、封装、测试等等。跟“芯片”的定义类似，SoC更强调的是一个整体，在集成电路领域，给它的定义为：由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品，其中包含完整的硬件系统及其承载的嵌入式软件。
[0003]集成电路的发展已有40年的历史，它一直遵循摩尔所指示的规律推进，现已进入深亚微米阶段。由于信息市场的需求和微电子自身的发展，引发了以微细加工(集成电路特征尺寸不断缩小)为主要特征的多种工艺集成技术和面向应用的系统级芯片的发展。随着半导体产业进入超深亚微米乃至纳米加工时代，在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、数字电视芯片、DVD芯片等。在未来几年内，上亿个晶体管、几千万个逻辑门都可望在单一芯片上实现。SoC(SystemonChip)设计技术始于20世纪90年代中期，随着半导体工艺技术的发展，IC设计者能够将愈来愈复杂的功能集成到单硅片上，SoC正是在集成电路(IC)向集成系统(IS)转变的大方向下产生的。
[0004]现有技术中，无论复杂的SOC还是简单的SOC芯片，TOP以及子系统的集成往往对从事该项工作的工程师的经验和技能有很高的要求，找不到合适的人选经常造成项目的延迟，无法满足SOC集成的需求。
[0005]综上所述，研发SOC自动化集成方法，是自动化系统集成
中急需解决的关键问题。

技术实现思路

[0006]针对现有技术所存在的上述缺点，本专利技术在于提供SOC自动化集成方法，本专利技术充分发掘IP开放和维护工程师的能力，把系统集成的任务分解到每个IP层级，让IP层级的工程师充分的参与到系统集成中来，简化了SOC系统集成的工作，降低了对SOC系统集成人员的能力和经验要求，能够有效的提高团队的SOC芯片设计能力和产出。
[0007]为实现上述目的，本专利技术提供了如下技术方案：
[0008]本专利技术提供了SOC自动化集成方法，包括以下步骤：
[0009](1)获取系统集成任务，将该系统集成任务分解到每个IP层级的多个IP模块，每个IP层级的各IP模块完成后，均提交给系统层级；
[0010](2)在系统层级确认每个IP模块均交付后，用一个脚本读入每个IP层级的交付，生成集成的系统TOPverilogRTL代码(顶层的用verilog语言描述的设计代码)；
[0011](3)基于系统的布局布线要求，把TOPmoduleRTL代码和对应的submodule的dummy(空的子模块的描述)读入DC工具，然后在DC工具中用脚本regroup(重新分组)生成新的
TOPmodule的满足PR系统需求的结构RTL代码。
[0012]本专利技术进一步的设置为：在步骤(1)中，在提交每个IP模块时，还同时提交一个dummy的submodule(空的子模块)和对应的IP模块在系统层级的连接描述文件。
[0013]本专利技术进一步的设置为：在步骤(1)中，在每个IP层级提交连接描述文件前，还会用脚本完成交付质量的检测。
[0014]本专利技术进一步的设置为：在步骤(2)中，生成集成的系统TOP verilogRTL代码的方法为：
[0015]采用代码编译器自动的找到每个层级的IP交付物并读入，然后输出TOPVerilogRTL代码或将所读入的每个IP层级的交付静态编译生成exe文件；然后将该exe文件拷贝至系统层级指定文件夹下，双击运行，等待输出系统TOPverilogRTL代码。
[0016]本专利技术进一步的设置为：所述编译器编程语言为C语言,Python,Perl或tcl；所述C语言编译器为MSVC、GCC、Cygwin和MingW中的任意一种。
[0017]本专利技术进一步的设置为：在步骤(3)中，所述读入DC工具是指使用read_file命令或analyze和elaborate命令读入所提供的TOPmoduleRTL代码和对应的submodule的dummy。
[0018]本专利技术进一步的设置为：在步骤(3)中，所述PR系统需求包括内存需求、硬盘需求、显卡需求、CPU需求和主板需求。
[0019]本专利技术进一步的设置为：在步骤(3)中，还包括对所集成的SOC系统进行整体性能检测。
[0020]有益效果
[0021]采用本专利技术提供的技术方案，与已知的公有技术相比，具有如下
[0022]有益效果：
[0023]本专利技术所提供的方法是将每个IP层级提交各自的IPmodule和、一个dummy的submodule和对应的IP模块的在系统层级的连接描述文件，系统层级用一个脚本读入每个人的交付生成集成的系统TOP verilogRTL代码(顶层的用verilog语言描述的设计代码)，基于系统的布局布线要求，在系统层级把TOPverilogRTL和对应的sub module(子模块)的dummy读入DC工具，然后在DC中用脚本regroup重新生成新的TOPmodule(顶层的模块)的满足PR需求的结构RTL代码；本专利技术可以充分发掘IP开发和维护工程师的能力，把系统集成的任务分解到每个IP层级，让IP层级的工程师充分的参与到系统集成中来，简化了SOC系统集成的工作，降低了对SOC系统集成人员的能力和经验要求，能够有效的提高团队的SOC(系统做在芯片上)芯片设计能力和产出，更快更高效的完成系统集成任务，具有广泛的应用前景，值得推广。
附图说明
[0024]图1为本专利技术SOC自动化集成方法的流程图。
具体实施方式
[0025]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提
下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]下面结合实施例对本专利技术作进一步的描述。
[0027]实施例：
[0028]如图1所示，本专利技术提供了SOC自动化集成方法，包括以下步骤：
[0029](1)获取系统集成任务，将该系统集成任务分解到每个IP层级的多个IP模块，每个IP层级的各IP模块完成后，均提交给系统层级。
[0030]进一步的，在每个IP层级提交IPmodule时，还会向系统层级提交一个dummy的submodule和对应的IPmodule在系统层级的连接描述文件。
[0031]进一步的，在每个IP层级在提交连接描述文件前，还会用脚本完成交付质量的检测。
[0032]在本实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.SOC自动化集成方法，其特征在于，包括以下步骤：(1)获取系统集成任务，将该系统集成任务分解到每个IP层级的多个IP模块，每个IP层级的各IP模块完成后，均提交给系统层级；(2)在系统层级确认每个IP层级所有IP模块均交付后，用一个脚本读入每个IP层级的交付，生成集成的系统TOPverilogRTL代码；(3)基于系统的布局布线要求，把TOPVerilogRTL代码和对应的submodule的dummy读入DC工具，然后在DC工具中用脚本重新分组生成新的TOPmodule的满足PR系统需求的结构RTL代码。2.根据权利要求1所述的SOC自动化集成方法，其特征在于，在步骤(1)中，在提交每个IP模块时，还同时提交一个dummy的sub module和对应的IP模块在系统层级的连接描述文件。3.根据权利要求2所述的SOC自动化集成方法，其特征在于，在步骤(1)中，每个IP层级提交连接描述文件前，还会用脚本完成交付质量的检测。4.根据权利要求1
‑
3任一权利要求所述的SOC自动化集成方法，其特征在于，在步骤(2)中，生成集成的系统TOPverilogRTL代码的方法为：采用代码编译器自动的找到每个层级的IP交付物并读入，然后输出TOPVerilogRTL代码或将所读入的每个IP层级的交付静态编译生成exe文件；然后将该exe文件拷贝至系统...

【专利技术属性】
技术研发人员：周若愚，
申请(专利权)人：奕行智能科技广州有限公司，
类型：发明
国别省市：