一种存储器装置包含存储器单元阵列和多个位线，其中每一位线连接到所述存储器单元阵列的存储器单元的相应集合。所述存储器装置包含具有第一和第二存储器电路的存储器子系统。每一第一存储器电路可横向邻近于第二存储器电路安置。每一第一存储器电路包含第一位线连接且每一第二存储器电路包含第二位线连接，所述第一和第二位线连接可连接到相应位线。每一第一位线连接安置于所述存储器子系统的第一位线连接线上且每一第二位线连接安置于所述存储器子系统的第二位线连接线上，且所述第二位线连接线可从所述第一位线连接线偏移大于零的预定距离。零的预定距离。零的预定距离。
【技术实现步骤摘要】
【国外来华专利技术】用于存储器装置的间距减小的存储器子系统
[0001]本公开大体上涉及存储器装置，且特别地，本公开涉及用于存储器装置的间距减小的存储器子系统。
技术介绍
[0002]存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、静态随机存取存储器(SRAM)和快闪存储器。随着存储器装置发展，需要使存储器装置(包含存储器子系统)尽可能小和/或尽可能致密。
[0003]出于上文陈述的原因，且出于下文所陈述的在阅读并理解本说明书之后将对所属领域的技术人员变得显而易见的其它原因，所属领域中需要允许较小间距的存储器子系统。
附图说明
[0004]图1说明根据本公开的存储器系统的实施例的框图。
[0005]图2A和2B说明根据本公开的保护电路的简化布局图的俯视平面图。
[0006]图3A至3C说明根据本公开的保护电路的部分的简化框图的俯视图。
[0007]图3D说明根据本公开的位线节点和源极节点的替代配置。
[0008]图4A和4B说明根据本公开的集成平面NMOS
‑
垂直PMOS反相器的侧视图和俯视图。
[0009]图5A和5B说明根据本公开的集成垂直CMOS反相器的侧视图和俯视图。
[0010]图6A至6D说明根据本公开的反相器互连的俯视图。
[0011]图7A和7B说明图6D的互连的替代实施例。
[0012]图8A至8C说明根据本公开的在集成反相器的示范性制造过程中形成的中间组件。
[0013]图9A至9G说明根据本公开的在集成反相器的示范性制造过程中形成的中间组件。
具体实施方式
[0014]在以下详细描述中，参考形成本文的一部分的附图，并且在附图中以说明的方式展示具体实施例。在附图中，遍及若干视图，相同的标号描述大体上相似的组件。在不脱离本公开的范围的情况下可利用其它实施例，且可以做出结构、逻辑和电气改变。因此，以下详细描述不应视为具有限制意义。
[0015]例如，本文所使用的术语“半导体”可指一层材料、晶片或衬底，并包含任何基底半导体结构。“半导体”应被理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前处理步骤在基底半导体结构中形成区/结，且术语半导体可包含含有此类区/结的下伏层。
[0016]本公开的一些示范性实施例可涉及例如快闪存储器装置等存储器装置。快闪存储
器装置(例如NAND、NOR等)已发展成用于各种电子应用的受欢迎的非易失性存储器来源。非易失性存储器是可在不施加电力的情况下长时间保持其数据值的存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。通过对电荷存储结构(例如浮动栅极或电荷阱)或其它物理现象(例如相位变化或偏振)的编程(有时被称为写入)，存储器单元的阈值电压的变化确定每一存储器单元的数据值。用于快闪存储器和其它非易失性存储器的常见用途可包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏机、电器设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且用于非易失性存储器的用途继续扩展。
[0017]在NOR快闪架构中，布置成列的存储器单元并联耦合，其中每一存储器单元耦合到数据线，例如位线。“列”指代共同耦合到本地数据线(例如本地位线)的存储器单元群组。列不需要任何特定定向或线性关系，而是指存储器单元与数据线之间的逻辑关系。通常，用于NAND快闪存储器装置的存储器单元阵列被布置成使得一行阵列中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列的列包含在一对选择线(例如源极选择线和漏极选择线)之间的串联连接在一起(例如源极到漏极)的存储器单元串(通常称为NAND串)。源极选择线包含在NAND串与源极选择线之间的每一相交点处的源极选择栅极，且漏极选择线包含在NAND串与漏极选择线之间的每一相交点处的漏极选择栅极。每一源极选择栅极连接到源极线，而每一漏极选择栅极连接到数据线，例如列位线。
[0018]本公开涉及具有存储器单元阵列的存储器装置。存储器装置包含多个位线，其中每一位线连接到存储器单元阵列的相应存储器单元集合。存储器装置可包含具有第一存储器电路的集合和第二存储器电路的集合的存储器子系统。每一第一存储器电路可横向邻近于第二存储器电路安置。每一第一存储器电路包含第一位线连接且每一第二存储器电路包含第二位线连接，第一和第二位线连接可适于连接到多个位线的相应位线。在一些实施例中，第一位线连接中的每一者安置于存储器子系统的第一位线连接线上且第二位线连接中的每一者安置于存储器子系统的第二位线连接线上，且第二位线连接线可从第一位线连接线偏移大于零的预定距离。
[0019]在另一实施例中，存储器装置包含存储器单元阵列和多个位线，其中每一位线连接到存储器单元阵列的相应存储器单元集合。存储器装置包含具有存储器锁存器的存储器电路。存储器锁存器包含具有至少一个垂直晶体管的第一集成反相器和具有至少一个垂直晶体管的第二集成反相器。在一些实施例中，每一集成反相器包含具有环绕栅极配置的共用输入栅极。
[0020]图1是根据实施例的与作为电子系统的一部分的处理器130通信的NAND快闪存储器装置100的简化框图。处理器130可为存储器控制器或其它外部主机装置。存储器装置100包含存储器单元阵列104。提供行解码器108和列解码器110以对地址信号进行解码。接收地址信号且对地址信号进行解码，以存取存储器阵列104。
[0021]存储器装置100还包含输入/输出(I/O)控制电路系统112以管理命令、地址和数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与I/O控制电路系统112和行解码器108和列解码器110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和控制逻辑116通信以锁存传入命令。控制逻辑116响应于命令而控制对存储器阵列104的存取且产生用于外部处理器130的状态信息。控制逻辑
116与行解码器108和列解码器110通信以响应于地址而控制行解码器108和列解码器110。
[0022]控制逻辑116还与存储器子系统电路通信，所述存储器子系统电路可包含高速缓存寄存器118、数据寄存器120和/或电路保护子系统150。高速缓存寄存器118锁存如由控制逻辑116引导的传入或传出数据，以在存储器阵列104忙于分别写入或读取其它数据时临时存储数据。在写入操作期间，将数据从高速缓存寄存器118传递到数据寄存器120以供传递到存储器阵列104；随后新数据从I/O控制电路系统112锁存在高速缓存寄存器本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器单元阵列；多个位线，每一位线连接到所述存储器单元阵列的存储器单元的相应集合；及存储器子系统，其具有第一存储器电路的集合和第二存储器电路的集合，每一第一存储器电路横向邻近于第二存储器电路安置，每一第一存储器电路包含第一位线连接且每一第二存储器电路包含第二位线连接，所述第一和第二位线连接适于连接到所述多个位线中的相应位线，其中所述第一位线连接中的每一者安置于所述存储器子系统的第一位线连接线上，且所述第二位线连接中的每一者安置于所述存储器子系统的第二位线连接线上，其中所述第二位线连接线从所述第一位线连接线偏移大于零的预定距离，其中第一位线间距由所述第一位线连接与所述第二位线连接之间的距离界定，且其中对于邻近的第一和第二位线连接之间的相同有效距离，所述第一位线间距小于由同一位线连接线上的邻近位线连接之间的距离界定的第二位线间距。2.根据权利要求1所述的设备，其中所述存储器子系统为电压隔离装置，且所述第一和第二存储器电路将所述第一和第二位线上的高压与连接到所述存储器子系统的低压电路隔离。3.根据权利要求2所述的设备，其中每一第一存储器电路包含经配置以连接到所述低压电路的第一低压连接、所述第一位线连接和经配置以将所述第一位线连接选择性地连接到所述第一低压连接的第一数据栅极，且每一第二存储器电路包含经配置以连接到所述低压电路的第二低压连接、所述第二位线连接和经配置以将所述第二位线连接选择性地连接到所述第二低压连接的第二数据栅极。4.根据权利要求1所述的设备，其中所述存储器子系统经配置成使得所述第一和第二存储器电路沿着所述存储器子系统的中心线镜像，以便形成跨越所述中心线的对置的第一存储器电路对和跨越所述中心线的对置的第二存储器电路对。5.根据权利要求4所述的设备，其中所述存储器子系统经配置以具有沿着所述中心线的共用栅极以连接所述第一和第二位线连接，其中所述共用栅极包含用于源极连接的至少一个开口，且其中用于源极连接的所述至少一个开口安置于所述对置的第一存储器电路对之间。6.根据权利要求5所述的设备，其中在所述共用栅极中包含阱植入层，所述阱植入层垂直于对应于所述邻近第一和第二位线连接之间的有效距离的线或对应于所述源极连接和所述第二位线连接之间的第二有效距离的线中的至少一者安置。7.根据权利要求6所述的设备，其中所述源极连接中的所述至少一者和用于所述第二位线连接的邻近开口包含沿着对应于第二有效距离的所述线的面。8.根据权利要求1所述的设备，其中所述存储器子系统经配置以沿着所述存储器子系统的中心线具有至少两个共享栅极，所述至少两个栅极由连续源极植入区域分隔，每一共享栅极经配置以连接相应的第一和第二位线连接，且其中所述连续源极植入区域包含至少一个源极连接。9.根据权利要求8所述的设备，其中所述至少两个栅极包含第一栅极及第二栅极，且其中所述存储器子系统经配置成使得所述第一栅极的一侧上的所述第一和第二存储
器电路与所述第二栅极的一侧上的所述第一和第二存储器电路偏移，且其中所述电路偏移使得所述第一栅极侧上的所述第一存储器电路与所述第二栅极侧上的第二存储器电路对准，且所述第一栅极侧上的所述第二存储器电路与所述第二栅极侧上的第一存储器...
【专利技术属性】
技术研发人员：M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。