超导量子比特自电容小型化设计方法及超导量子比特自电容技术

本发明专利技术属于超导量子计算技术领域，特别涉及一种超导量子比特自电容小型化设计方法及超导量子比特自电容，将电容宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容形状为调整优化参数；借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。本发明专利技术在保持超导量子比特相干时间的同时，能够实现对自电容的小型化设计，以满足当前超导量子比特芯片集成中的应用。的应用。的应用。

【技术实现步骤摘要】
超导量子比特自电容小型化设计方法及超导量子比特自电容


[0001]本专利技术属于超导量子计算
，特别涉及一种超导量子比特自电容小型化设计方法及超导量子比特自电容。

技术介绍

[0002]超导量子比特自提出以来受到广泛关注，被认为是未来实现大规模实用化量子计算的最佳候选体系之一。当前的超导量子比特设计采用大的共面平行板电容器，用于稀释非晶界面电介质的能量参与。该电容结构存在以下问题：1、大尺寸的单量子规模以及微波设计的复杂性。平行板电容之间的寄生电容耦合会导致杂散量子比特耦合，增加相干误差，又影响到量子比特的保真度。2、超导量子比特芯片集成度受限。容错量子计算需要数量庞大的物理比特实现，在可预见的将来，超导量子芯片中的比特数目将迅速增加，因而对超导量子芯片的集成度要求更高。由于目前单一芯片上的量子比特受限，量子比特的尺寸也因此受到限制。3、集成度增加带来的问题：电荷噪声、电路串扰、损耗，影响着超导量子比特的性能表现。

技术实现思路

[0003]为此，本专利技术提供一种超导量子比特自电容小型化设计方法及超导量子比特自电容，在保持超导量子比特相干时间的同时来实现对自电容的小型化设计来满足当前超导量子比特芯片集成中的应用。
[0004]按照本专利技术所提供的设计方案，提供一种超导量子比特自电容小型化设计方法，包含如下内容：
[0005]将宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容之间的相干时间为优化指标，设置电容形状为调整优化参数，其中，电容基本参数至少包含平行电极板尺寸、约瑟夫森结宽带、平行电极板间隔、及约瑟夫森结等效电感电容值；
[0006]借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；
[0007]依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。
[0008]作为本专利技术中超导量子比特自电容小型化设计方法，进一步地，借助第三方仿真软件来获取当前形状下电容性能参数中，通过调整电容形状来改变超导量子比特性质，并借助Q3D模型仿真获取当前电容形状下的麦克斯韦电容矩阵，依据电容矩阵和LOM超导量子比特仿真得到近似电容值和相干时间长度；通过建立电场仿真图来分析当前形状下电容的电场分布和介电损耗。
[0009]作为本专利技术中超导量子比特自电容小型化设计方法，进一步地，电容形状优化方向包含：平行电极板板宽尺寸缩减及形状调整。
[0010]作为本专利技术中超导量子比特自电容小型化设计方法，进一步地，电容形状优化方
向还包含：平行电极板之间凸起数量及形状调整。
[0011]进一步地，本专利技术还提供一种超导量子比特自电容，采用平行板电容结构，利用上述的方法来实现设计，包含：第一电极板，第二电极板，位于第一电极板和第二电极板之间的电介质，及设于第一电极板和第二电极板上的控制线，在第一电极板和第二电极板两者的内侧中央部位设置有相互对称交织并用于防止电容缺失的扩展凸起组件；所述扩展凸起组件包含分设在第一电极板内侧面和第二电极板内侧面上且相对应设置的凸起和凹槽。
[0012]作为本专利技术超导量子比特自电容，进一步地，所述凸起采用截面为弧状的凸起结构。
[0013]作为本专利技术超导量子比特自电容，进一步地，第二电极板上的凸起设置在第二电极板内侧面中间，第一电极板的凹槽设置在第一电极板内侧面中间，且第二电极板上的凹槽沿第二电极板的凸起中心线对称设置，第一电极板的凸起沿第一电极板凹槽中心线对称设置。
[0014]作为本专利技术超导量子比特自电容，进一步地，所述扩展凸起组件上还包含：分别设置在第一电极板和第二电极板两者内侧面上用于增加消相干时间的三角形电容凸起。
[0015]作为本专利技术超导量子比特自电容，进一步地，所述三角形电容凸起分设在第一电极板内侧面中间凹槽中心和第二电极板内侧面中间凸起中心，或分别设在第一电极板内侧面中间凸起中心和第二电极板内侧面中间凹槽中心。
[0016]作为本专利技术超导量子比特自电容，进一步地，所述三角形电容凸起采用截面为等腰三角形的结构。
[0017]本专利技术的有益效果：
[0018]本专利技术保证超导量子比特性质的前提下，通过改变电容形状，在大的共面平行板里添加圆角、三角结构等，通过对电容形状小型化设计来改变超导量子比特的性质，满足超导量子比特芯片集成中的应用；小型化设计出来的超导量子比特自电容，在保证电容性能的前提下，能够通过扩大平行板电容表面尺寸，较小介电损耗，并在一定程度上增大电容值，便于量子芯片集成中的应用。
附图说明：
[0019]图1为实施例中超导量子比特自电容小型化设计流程示意；
[0020]图2为实施例中电容小型化设计原理示意；
[0021]图3为实施例中超导量子比特自电容结构示意；
[0022]图4为实施例中平行板电容设计图示意；
[0023]图5为实施例中平行板电容电场分布图示意；
[0024]图6为实施例中椭圆平行板电容设计图示意；
[0025]图7为实施例中椭圆平行板电容电场分布图示意；
[0026]图8为实施例中平行板电容四角圆滑处理的设计图示意；
[0027]图9为实施例中平行板电容四角圆滑处理后的电场分布图示意；
[0028]图10为实施例中平行板内增加三角形状凸起的设计图示意；
[0029]图11为实施例中平行板内增加三角形状凸起后的电场分布图示意；
[0030]图12为实施例中圆角平行板内增加三角电容的设计图示意；
[0031]图13为实施例中圆角平行板内增加三角电容后的电场分布图示意；
[0032]图14为实施例中增加圆弧凸起的新型扩展电容设计图示意；
[0033]图15为实施例中增加圆弧凸起后的两种电容产品尺寸对比示意；
[0034]图16为实施例中增加三角形电容凸起及圆弧凸起的设计图示意；
[0035]图17为实施例中增加三角形电容凸起及圆弧凸起后的两种电容产品尺寸对比示意；
[0036]图18为实施例中增加三角形电容凸起及圆弧凸起后的电场分布图示意。
[0037]图中标号，标号1表示第一电极板、标号2代表第二电极板、标号3表示电介质，标号4表示控制线引脚。
具体实施方式：
[0038]为使本专利技术的目的、技术方案和优点更加清楚、明白，下面结合附图和技术方案对本专利技术作进一步详细的说明。
[0039]本专利技术实施例，参见图1所示，提供一种超导量子比特自电容小型化设计方法，包含：
[0040]S101、将宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容之间的相干时间为优化指标，设置电容形状为调整优化参数，其中，电容基本参数至少包含平行电极板尺寸、约瑟夫森结宽带、平行电极板间隔、及约瑟夫森结等效电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超导量子比特自电容小型化设计方法，其特征在于，包含如下内容：将电容宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容之间的相干时间为优化指标，设置电容形状为调整优化参数，其中，电容基本参数至少包含平行电极板尺寸、约瑟夫森结宽带、平行电极板间隔、及约瑟夫森结等效电感电容值；借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。2.根据权利要求1所述的超导量子比特自电容小型化设计方法，其特征在于，借助第三方仿真软件来获取当前形状下电容性能参数中，通过调整电容形状来改变超导量子比特性质，并借助Q3D模型仿真获取当前电容形状下的麦克斯韦电容矩阵，依据电容矩阵和LOM超导量子比特仿真得到近似电容值和相干时间长度；通过建立电场仿真图来分析当前形状下电容的电场分布和介电损耗。3.根据权利要求1或2所述的超导量子比特自电容小型化设计方法，其特征在于，电容形状优化方向包含：平行电极板板宽尺寸缩减及形状调整。4.根据权利要求3所述的超导量子比特自电容小型化设计方法，其特征在于，电容形状优化方向还包含：平行电极板之间凸起数量及形状调整。5.一种超导量...

【专利技术属性】
技术研发人员：张潮洁，王卫龙，单征，刘福东，赵炳麟，王立新，穆清，费洋扬，孟祥栋，孙回回，王淑亚，杨天，何昊冉，袁本政，
申请(专利权)人：中国人民解放军战略支援部队信息工程大学，
类型：发明
国别省市：