电路模块以及电路模块的制造方法技术

在各种移动机器、ＩＣ卡或存储卡等中使用的电路模块必须薄型化、层叠化。与此相伴的制造方法存在复杂化以及因层间剥离导致的可靠性低的问题。本发明专利技术提供一种具有层叠结构的电路模块及其制造方法，其形成将半导体芯片及无源器件埋置于由热可塑性树脂形成的薄片内的器件内置薄片，沿电路区块的边界对含有在表面形成有布线图案的多个电路区块的模块薄片折叠后层叠，通过加热和加压，熔融为一体化。这样，采用简单的制造方法就可以制作可靠性高的电路模块。

【技术实现步骤摘要】

本专利技术涉及一种电路模块及其制造方法，该电路模块内置有电子器件，且叠合层叠形成有布线图案的薄片，其间相互布线。
技术介绍
移动机器的多功能化及其轻薄小巧化不断地发展。同时，在安装电路基板及电子器件的电路模块中，追求更高的密度和性能。伴随着IC卡、存储卡的普及，薄的、高性能的、高可靠性且便宜的柔性电路模块的需求增大。在特开2002-43513号公报中，公开了如图11所示的层叠结构的半导体装置及其制造方法。也就是说，如图11所示，将多个半导体芯片1010和器件1020安装在设有布线图案的支撑体1030上。此后，通过绝缘树脂1040模塑。另外，以区域单位将其折弯并重叠3层后，整体用绝缘树脂1050再次模塑。藉此得到层叠结构的半导体装置。在这种情况下，为了使半导体芯片1010和器件1020的位置关系保持固定直到最终状态，支撑体1030有必要具有一定的刚性。因此，该结构的模块的薄型化有一定限度。特开平2-239695号公报公开了具有同样层叠结构的多层印刷布线板。最初，形成在柔性薄片上形成有必要的布线图案及电极焊盘的可折弯的双面柔性基板。将这样的柔性基板在适当位置折叠。然后，用焊锡或导电性粘结剂将重叠的导体露出部位之间粘结，形成多层结构。藉此得到多层印刷布线板。然而，在该方法中，在布线板中没有内置电子器件，因此很难制造高性能的电子电路。另外，美国专利第6225688号说明书中，公开了在薄膜基板上以面朝下方式安装电子器件，通过将其折弯形成多层化的安装结构。另外，专利2001-93934号公报公开了以下半导体元件的安装方法。另外，在半导体元件上通过导线焊接法形成凸块(bump)。将该半导体元件以凸块露出的方式埋置在热可塑性树脂中。接着，在包含凸块的热可塑性树脂的表面形成布线图案。其后，再用热可塑性树脂模塑。虽然公开了依据这样的方法的半导体元件的安装方法，但没有公开多层化结构。各种移动机器、IC卡或存储卡等，在形成双面布线图案的柔性薄片薄片上安装半导体芯片和器件所构成的电路模块被广泛使用。为增大安装密度，也正在开发将安装有半导体芯片和器件的基板进一步层叠所构成的电路模块。然而，在IC卡或存储卡等中，不仅要提高安装密度和可靠性，也要使产品形状标准化。为此，就要求在所规定的形状中实现高功能化。最近，伴随着移动机器、IC卡或存储卡的发展，电路规模(例如，记忆容量等)正在变大。为满足这一需要，在上述现有例子中，将安装有电子器件的柔性薄片折弯，通过粘结层层叠，而实现多层基板和电路模块。通过这样的多层化，可以加大电路规模。可是，由于粘结剂和柔性薄片的材质不同，它们的热膨胀系数也不同。结果容易产生热膨胀系数的差异产生的应力所导致的层间剥离。为此，为防止可靠性降低，就有必要使基板具有一定的厚度，在要求厚度有限的IC卡中，就很难通过层叠来扩大电路的规模。
技术实现思路
为解决上述问题，本专利技术的目的在于提供一种在柔性薄片内埋置半导体芯片及器件，在给定位置折弯叠合，通过加热以及加压处理而熔接的一体化电路模块及其制造方法。本专利技术的电路模块，通过叠合埋置有电子器件的器件内置薄片而进行层叠化，其具有以下结构包括器件内置薄片，其具有以至少让电子器件的凸起状电极表面露出的方式埋入了该电子器件的多个电路区块；布线图案，其与器件内置薄片的凸起状电极连接；覆盖薄片，其覆盖布线图案；沿电路区块的边界折叠并层叠电路区块，使器件内置薄片以及覆盖薄片熔接，成为一体化。另外，本专利技术的电路模块的制造方法，包括形成器件内置薄片的工序，该器件内置薄片具有以至少让电子器件的凸起状电极表面露出的方式埋入了该电子器件的多个电路区块；形成布线图案的工序，该布线图案与器件内置薄片的凸起状电极连接；由覆盖薄片覆盖布线图案的工序；通过在电路区块的边界折叠器件内置薄片而进行层叠的工序；和对层叠后的器件内置薄片和覆盖薄片热压，使其相互熔接而一体化的工序。另外，本专利技术的电路模块的制造方法，包括形成器件内置薄片的工序，该器件内置薄片具有以至少让电子器件的凸起状电极表面露出的方式埋入了该电子器件的多个电路区块；形成布线图案的工序，该布线图案与器件内置薄片的凸起状电极连接；由覆盖薄片层叠埋入了电子器件的布线图案的工序；通过在电路区块的边界折叠器件内置薄片而进行层叠的工序；和对层叠后的器件内置薄片和覆盖薄片热压，使其相互熔接而一体化的工序。附图说明图1表示有关本专利技术第一实施例的电路模块的剖面图；图2表示说明同一实施例电路模块的制造方法的流程图；图3表示图2的主要处理工序和工序结束后的剖面图；图4表示同一实施例的电路模块中有关另一变形例的电路模块的剖面图；图5表示同一实施例的电路模块中有关另一变形例的模块薄片的剖面图；图6表示有关本专利技术第二实施例的电路模块的剖面图；图7表示同一实施例的电路模块制造方法的主要处理工序和工序结束后主要部位的剖面图；图8表示有关本专利技术第三实施例的电路模块的剖面图；图9表示说明同一实施例电路模块制造方法的流程图；图10表示图9所示的主要处理工序和工序结束后的剖面图；图11表示有关现有技术的电路模块的剖面图。具体实施例方式以下，参照附图说明本专利技术的实施例。第一实施例图1表示有关本专利技术第一实施例的电路模块的剖面图。图1的电路模块具有如下结构将由半导体芯片100和无源器件110等构成的电子器件埋设于各层的器件内置薄片120中，并且层叠为形成有布线图案130的4层。在各半导体芯片100的电极(图中未示出)形成有凸块140。另外，各无源器件110上也设有凸起状的电极150。另外，在以下，虽然为了与无源器件110的凸起状电极150相区别，而将在半导体芯片100上形成的凸起状电极特别作为凸块140进行说明，但它们的功能相同。另外，器件内置薄片120的折叠部分190处也形成布线图案130，与形成于各层的半导体芯片100的凸块140之间或者无源器件110的凸起状电极150之间实现电连接。于是，使根据需要在覆盖薄片上层叠的4层器件内置薄片120互相热熔接为一体化，其熔接的边界面消失，形成半导体芯片100和无源器件110完全埋入的结构。另外，以下的说明为了有助于理解，将在布线图案130一侧形成的覆盖薄片记为第一覆盖薄片，将在布线图案130的形成面以外形成的覆盖薄片记为第二覆盖薄片，以示区别。图1中，虽然为在折叠部分190留置有细支撑杆160的状态，也可以在一体化后将其取除。该支撑杆160旨在防止折弯工序中布线图案130的断线，即使取除也不会对电路模块的工作产生任何问题。图2表示说明本实施例的电路模块制造工序的流程图。图3A至图3C表示图2的主要处理工序和工序结束后的主要部位的剖面图。以下，结合图2至图3C说明本专利技术的电路模块的制造方法。首先，在步骤S1中，准备研磨成薄片状且在电极(图中未示出)上用诸如导线焊接法形成有凸块140的半导体芯片100。同样，准备形成有凸起状电极150的无源器件110。例如，半导体芯片100和无源器件110的厚度分别为50μm。凸块140和凸起状电极150的高度通过研磨或者按压优选统一为大约25μm的程度，但并不限定于此。另外，凸块140也可以通过镀金、导电性浆料或焊锡等形成。接下来，在步骤S2中，在热可塑性树脂形成的诸如75μm厚的薄片上在给定位置并且在每个本文档来自技高网...

【技术保护点】
一种电路模块，通过叠合埋置有电子器件的器件内置薄片而进行层叠化，其特征在于，包括：器件内置薄片，其具有以至少让所述电子器件的凸起状电极表面露出的方式埋入了该电子器件的多个电路区块；布线图案，其与所述器件内置薄片的所述凸起状电 极连接；覆盖薄片，其覆盖所述布线图案；沿所述电路区块的边界折叠并层叠所述电路区块，使所述器件内置薄片以及所述覆盖薄片熔接，成为一体化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：樱井大辅，西川和宏，塚原法人，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]