一种PVT漂移监测跳变检测电路制造技术

本公开提供一种PVT漂移监测时序跳变检测电路，该时序跳变检测电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一反相器和第二反相器；以实现当时序关键路径长度超过一个时钟周期，信号在下一个时钟周期的高电平发生跳转时，跳变检测电路输出pre_error信号，供自适应调节系统使用从而动态调节电压。节电压。节电压。

【技术实现步骤摘要】
一种PVT漂移监测跳变检测电路


[0001]本公开涉及集成电路设计
，具体涉及一种PVT漂移监测跳变检测电路。

技术介绍

[0002]芯片在工作时，会受到工艺、电压、温度(Process，Voltage，Temperature，PVT)波动的影响。传统最差设计方法学在进行电路设计时留有一定的设计余量从而保证芯片在最差条件下仍能正常工作，但随电压降低到近亚阈值附近，要留有极大的余量才能保证正常工作，造成了性能和功耗的巨大浪费。为解决这一问题，人们提出了自适应电压调节技术，它通过实时监控芯片当前的工作状况来自适应的调节芯片当前的工作电压。自适应电压调节技术的关键在于芯片工作状况的监控，因此亟需一个检测信号过晚跳变的跳变检测单元。

技术实现思路

[0003](一)要解决的技术问题
[0004]针对上述问题，本公开提供了一种PVT漂移监测跳变检测电路，用于至少部分解决传统自适应电压调节技术难以动态调节电压等技术问题。
[0005](二)技术方案
[0006]本公开提供了一种PVT漂移监测跳变检测电路，包括：本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PVT漂移监测跳变检测电路，其特征在于，包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一反相器和第二反相器；所述第一PMOS晶体管的源极与电源的正极连接，所述第一PMOS晶体管的栅极与时钟信号连接，所述第二PMOS晶体管的源极和所述第四PMOS晶体管的源极与所述第一PMOS晶体管的漏极以及所述第一反相器的输入连接，连接节点为VVDD；所述第一反相器的输出与pre_error信号连接；所述电源的负极与地线连接；所述第一NMOS晶体管的漏极和所述第三PMOS晶体管的源极与所述第二PMOS晶体管的漏极连接；所述第三NMOS晶体管的漏极和所述第五PMOS晶体管的源极与所述第四PMOS晶体管的漏极连接；所述第二PMOS晶体管的栅极和所述第三PMOS晶体管的栅极与所述第五PMOS晶体管的漏极、所述第三NMOS晶体管的源极和所述第四NMOS晶体管的漏极连接；所述第四PMOS晶体管的栅极和所述第五PMOS晶体管的栅极与所述第三PMOS晶体管的漏极、所述第一NMOS晶体管的源极和所述第二NMOS晶体管的漏极连接；所述第一NMOS晶体管的栅极、所述第二NMOS晶体管的栅极和所述第二反相器的输入与输入信号连接；所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的栅极与所述第二反相器的输出连接；所述第二NMOS晶体管的源极和所述第四NMOS晶体管的源极与地线连接。2.根据权利要求1所述的PVT漂移监测跳变检测电路，其特征在于，当处于准备阶段时，时钟为低电平，所述第一PMOS晶体管导通，所述电源对所述连接节点VVDD进行充电。3.根据权利要求1所述的PVT漂移监测跳变检测电路，其特征在于，当输入信号发生跳变时，所述连接节点VVDD由于所述电源的充电，不受输入信...

【专利技术属性】
技术研发人员：赵慧冬，王康宁，乔树山，刘纪良，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：