一种基于FPGA的滤波系统技术方案

本申请提供一种基于FPGA的滤波系统，包括：模拟开关、高速ADC模块以及FPGA模块。模拟开关与高速ADC模块相连，高速ADC模块分别与模拟开关和FPGA模块相连。通过模拟开关来采集AI通道中的AI信号从而得到AI数据作为第一数据信号，其中，AI通道为传输AI信号的通道。第一数据信号由一个或多个所述AI数据组成。再利用高速ADC模块对模拟开关来采集到的第一数据信号进行轮询采样从而得到第二数据信号。接着利用FPGA模块对第二数据信号进行滤波从而得到滤波数据信号。本申基于FPGA模块实现数据滤波，可以支持对多个AI输入通道同时进行滤波处理，加快了数据更新周期，使硬件电路设计简单且极大的节省了FPGA逻辑资源和PCB布局占用面积，同时降低了硬件成本。同时降低了硬件成本。同时降低了硬件成本。

【技术实现步骤摘要】
一种基于FPGA的滤波系统


[0001]本申请涉及数据滤波的
，特别是涉及一种基于FPGA的滤波系统。

技术介绍

[0002]目前现有技术的AI模块的采样电路用的ADC大多是Delta
‑
Sigma(三角积分)ADC，利用Delta
‑
Sigma ADC自带的滤波算法来进行滤波。在多通道采样时，如果只使用1颗Delta
‑
Sigma ADC，进行多路输入信号的滤波会使数据更新周期会成比例增加。如果使用多颗Delta
‑
Sigma ADC，则出成本大，PCB(Printed Circuit Board，印制电路板)布局占用面积大。
[0003]因此，如何使用单颗ADC来实现多通道的快速数据滤波，是本领域技术人员急需解决的技术问题。

技术实现思路

[0004]基于上述问题，本申请提供了一种基于FPGA的滤波系统，以使用单颗ADC来实现多通道的快速数据滤波。
[0005]为解决上述问题，本申请实施例提供的技术方案如下：
[0006]一种基于FPGA的滤波系统，所述系统包括：模拟开关、高速ADC模块以及FPGA模块；
[0007]所述模拟开关与所述高速ADC模块相连；所述高速ADC模块分别与所述模拟开关和所述FPGA模块相连；
[0008]所述模拟开关，用于采集AI通道中的AI信号从而得到AI数据作为第一数据信号，其中，所述AI通道为传输所述AI信号的通道；所述第一数据信号由一个或多个所述AI数据组成；
[0009]所述高速ADC模块，用于对所述第一数据信号进行轮询采样从而得到第二数据信号；
[0010]所述FPGA模块，用于对所述第二数据信号进行滤波从而得到滤波数据信号。
[0011]在一种可能的实现方式中，所述FPGA模块包括：N个RAM存储区、一个RAM选择模块以及一个数字滤波模块；
[0012]所述RAM存储区与所述RAM选择模块相连；所述RAM选择模块分别与所述RAM存储区和所述数字滤波模块相连；
[0013]所述RAM存储区，用于通过滚存的方式缓存所述第二数据信号；
[0014]所述RAM选择模块，用于通过轮询的方式读取所述N个RAM存储区中缓存的所述第二数据信号作为第三数据信号，并将所述第三数据信号送至所述数字滤波模块；
[0015]所述数字滤波模块，用于将所述第三数据信号进行滤波处理从而得到所述滤波数据信号。
[0016]在一种可能的实现方式中，所述数字滤波模块具体用于：
[0017]将所述第二数据信号进行加权平均计算。
[0018]在一种可能的实现方式中，所述RAM存储区具体用于：
[0019]通过滚存的方式将所述第二数据信号分别存储到所述RAM存储区的各个RAM地址中。
[0020]在一种可能的实现方式中，所述RAM选择模块具体用于：
[0021]获取所述RAM存储区中所述RAM地址的实时写地址，并将其记为x；
[0022]从x+1地址开始读取所述RAM存储区缓存的所述第二数据信号作为第三数据信号。
[0023]在一种可能的实现方式中，所述RAM选择模块还用于：
[0024]响应于第n个所述RAM存储区存储的所述第二数据信号完成滤波从而得到滤波数据信号，用于读取第n+1个所述RAM存储区中缓存的所述第二数据信号作为第三数据信号，并将所述第三数据信号送至所述数字滤波模块。
[0025]在一种可能的实现方式中，所述所述FPGA模块还包括：通讯模块；
[0026]所述通讯模块与所述数字滤波模块相连；
[0027]所述通讯模块，用于将所述数字滤波模块得到的所述滤波数据信号上送至控制系统。
[0028]在一种可能的实现方式中，所述高速ADC模块的采样频率f＝50HZ*q*s；其中，q为所述AI数据的数量；s为所述AI通道的数量。
[0029]相较于现有技术，本申请具有以下有益效果：
[0030]本申请提供一种基于FPGA的滤波系统，包括：模拟开关、高速ADC模块以及FPGA模块。模拟开关与高速ADC模块相连，高速ADC模块分别与模拟开关和FPGA模块相连。模拟开关，用来采集AI通道中的AI信号从而得到AI数据作为第一数据信号，其中，AI通道为传输AI信号的通道。第一数据信号由一个或多个所述AI数据组成。高速ADC模块，用来对第一数据信号进行轮询采样从而得到第二数据信号。FPGA模块，用来对所述第二数据信号进行滤波从而得到滤波数据信号。本申基于FPGA模块实现数据滤波，从而可以支持对多个AI输入通道同时进行滤波处理、加快数据更新周期、使硬件电路设计简单且极大的节省了FPGA逻辑资源和PCB布局占用面积，同时降低了硬件成本。
附图说明
[0031]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0032]图1为本申请实施例提供的一种FPGA的滤波系统结构示意图；
[0033]图2为本申请实施例提供的一种FPGA模块结构示意图；
[0034]图3为本申请实施例提供的另一种FPGA模块结构示意图；
[0035]图4为本申请实施例提供的一种RAM数据缓存示意图。
具体实施方式
[0036]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本
申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0037]为便于理解本申请实施例提供的技术方案，下面将先对本申请实施例涉及的
技术介绍
进行说明。
[0038]目前在DCS(Distributed Control System，分布式控制系统)应用场景中，会配置大量的多通道AI模块用来采集工业现场的电流、电压等模拟信号。由于工业现场的特点，模拟信号常常受到工频干扰，因此需要对采集的信号进行滤波处理来达到抗工频的效果。同时越来越多的应用场合需在相同时刻获取不同通道的电流、电压信号，用来进行实时处理。这就要求不同输入通道能够快速采样、完成滤波处理和快速完成数据更新，这对AI模块的滤波设计提出了挑战。
[0039]目前现有技术的AI模块的采样电路用的ADC大多是Delta
‑
Sigma(三角积分)ADC，利用Delta
‑
Sigma ADC自带的滤波算法来进行滤波。在多通道采样时，如果只使用1颗Delta
‑
Sigma ADC，进行多路输入信号的滤波会使数据更新周期本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的滤波系统，其特征在于，所述系统包括：模拟开关、高速ADC模块以及FPGA模块；所述模拟开关与所述高速ADC模块相连；所述高速ADC模块分别与所述模拟开关和所述FPGA模块相连；所述模拟开关，用于采集AI通道中的AI信号从而得到AI数据作为第一数据信号，其中，所述AI通道为传输所述AI信号的通道；所述第一数据信号由一个或多个所述AI数据组成；所述高速ADC模块，用于对所述第一数据信号进行轮询采样从而得到第二数据信号；所述FPGA模块，用于对所述第二数据信号进行滤波从而得到滤波数据信号。2.根据权利要求1所述的系统，其特征在于，所述FPGA模块包括：N个RAM存储区、一个RAM选择模块以及一个数字滤波模块；所述RAM存储区与所述RAM选择模块相连；所述RAM选择模块分别与所述RAM存储区和所述数字滤波模块相连；所述RAM存储区，用于通过滚存的方式缓存所述第二数据信号；所述RAM选择模块，用于通过轮询的方式读取所述N个RAM存储区中缓存的所述第二数据信号作为第三数据信号，并将所述第三数据信号送至所述数字滤波模块；所述数字滤波模块，用于将所述第三数据信号进行滤波处理从而得到所述滤波数据信号。3.根据权利要求2所述的系统...

【专利技术属性】
技术研发人员：杨振国，倪振磊，段汝良，洪忠亮，朱威，董良健，
申请(专利权)人：浙江中控技术股份有限公司，
类型：发明
国别省市：