可集成于SoC系统的千兆以太网MAC控制器技术方案

可集成于SoC系统的千兆以太网MAC控制器，包括DMA控制器模块、FIFO控制器模块、MAC模块、AXI主机接口、APB从机接口、TBI接口/SGMII接口。DMA控制器模块通过AXI主机接口与SoC系统的存储器连接以进行数据交互，并通过APB从机接口与CPU连接通讯；FIFO控制器模块连接于DMA控制器模块和MAC模块之间，用于对发送数据和接收数据提供缓存；MAC模块通过TBI接口/SGMII接口与物理层PHY连接，用于从FIFO控制器模块获取发送数据并向物理层PHY发送；并用于从物理层PHY接收数据后传输到FIFO控制器模块。本方案可集成于SoC系统，通过改进控制器硬件结构和优化接口选型，提高传输速率；还解决传输中跨时域传输问题。中跨时域传输问题。中跨时域传输问题。

【技术实现步骤摘要】
可集成于SoC系统的千兆以太网MAC控制器


[0001]本申请属于电子信息
，涉及SoC系统芯片电路硬件结构，尤其涉及一种可集成于SoC系统的千兆以太网MAC控制器。

技术介绍

[0002]当今社会是信息化社会，几乎各个领域都会用到计算机网络，计算机网络成为了人们生活中必不可少的部分。随着21世纪互联网逐渐的普及和推广，计算机网络技术在积淀了40多年后，已经在人类各种生产活动中扮演着一个非常重要的角色。相对于城域网、广域网而言，局域网的覆盖范围虽小，但其数据传输速率更快、延迟更小、出错率更低。正是由于局域网的这些优越性，局域网被广泛应用于连接校园、工厂以及机关的个人计算机或工作站，以利于个人计算机或工作站之间共享资源和数据通信。
[0003]以太网技术属于局域网链路层标准中的一种，主要由若干个站点、站点之间相互传输信息所需要的各种传输介质，以及各个站点与网络连接的设备组成。以太网的结构简单、成本不高、数据带宽容易扩展、灵活性较强，以致其在发展过程中，凭借其低成本、高速率、低延迟等优点战胜了令牌总线、令牌环、wangnet、FDDI 等其他局域网技术，成为当今局域网范围市场占有率最高的网络技术。以太网的前身是Xerox公司推出的A lot aloha网，其只适用于一公里范围内数百个个人工作站的互连，速率为2.94Mbps；接着Xerox公司又和Intel公司和DEC公司合作推出有关以太网的工业标准，即《以太网：数据链路层和物理层规范1.0版本》；1982年，公布2.0版本，速率为10Mbps，这就是通常所称的以太网DIX或以太网Ⅱ。20世纪80年代初期，IEEE 802委员会制订出了局域网体系架构，也就是IEEE 802参考模型。
[0004]传统以太网MAC控制器一般多采用MII接口或者GMII接口来满足传输速率，现如今计算机网络快速发展，采用这两种接口的以太网的传输速率早已不能满足人们日常工作需求。基于这种情况，如何丰富以太网MAC控制器的接口，并提升传输速率，并更好的对以太网数据帧的发送和接收进行控制，成为亟待解决的问题。

技术实现思路

[0005]为了解决上述现有技术的不足，本申请提供一种千兆以太网MAC控制器，可集成于SoC系统，通过改进控制器硬件结构和优化接口选型，提高传输速率；还解决传输中跨时域传输问题。
[0006]为了实现上述目的，本技术采用以下技术：
[0007]一种千兆以太网MAC控制器，可集成于SoC系统，包括依次连接的DMA控制器模块、FIFO控制器模块、MAC模块、AXI主机接口、APB从机接口、TBI接口/SGMII接口。
[0008]DMA控制器模块通过AXI主机接口与SoC系统的存储器连接以进行数据交互，并通过APB从机接口与CPU连接通讯；
[0009]FIFO控制器模块连接于DMA控制器模块和MAC模块之间，用于对发送数据和接收数
据提供缓存；
[0010]MAC模块通过TBI接口/SGMII接口与物理层PHY连接，用于从FIFO控制器模块获取发送数据并向物理层PHY发送；并用于从物理层PHY接收数据后传输到FIFO控制器模块。
[0011]DMA控制器模块包括DMA仲裁模块、与DMA仲裁模块连接的DMA收发通道、DMA寄存器，DMA寄存器连接DMA收发通道，DMA收发通道连接FIFO控制器模块；DMA仲裁模块连接AXI主机接口，DMA寄存器连接APB从机接口。
[0012]DMA收发通道包括DMA发送通道和DMA接收通道，FIFO控制器模块包括FIFO发送控制器和FIFO接收控制器；DMA发送通道和DMA接收通道的通道数均为8，与FIFO发送控制器和FIFO接收控制器的内存队列分别一一对应，DMA发送通道连接FIFO发送控制器，DMA接收通道连接FIFO接收控制器。
[0013]FIFO发送控制器的内存队列为发送FIFO，FIFO接收控制器的内存队列为接收FIFO，发送FIFO和接收FIFO的队列均为8，且均为带有同步模块的异步FIFO。可选的，发送FIFO和接收FIFO均采用双端口RAM构成。
[0014]MAC模块包括MAC发送单元和MAC接收单元，FIFO发送控制器与MAC发送单元连接，FIFO接收控制器与MAC接收单元连接；MAC发送单元和MAC接收单元通过TBI接口/SGMII接口连接物理层PHY。
[0015]本技术有益效果在于：
[0016]1、本方案的千兆以太网MAC控制器可集成于SoC系统，采用AXI总线与系统存储器连接交互数据，采用APB总线与CPU通信以便于CPU对DMA寄存器进行配置，采用TBI接口/SGMII接口与物理层PHY连接，可实现10M/100M/1000M传输速率，相比于现有技术显著提高传输速率；
[0017]2、利用FIFO控制器模块进行缓存，以便于可对缓存数据进行调整，解决传输过程中的跨时域传输问题；同时FIFO发送控制器和FIFO接收控制器均配置队列为8的内存，分别与DMA发送通道和接收通道一一对应，在用于作为缓存的同时，能够使得中间桥梁作用更加稳定有效。
附图说明
[0018]图1是本申请实施例的千兆以太网MAC控制器整体架构图。
[0019]图2是本申请实施例的DMA控制器模块结构图。
[0020]图3是本申请实施例的FIFO控制器模块结构图。
[0021]图4是本申请实施例的MAC模块结构图。
[0022]图5是本申请实施例的TBI接口信号图。
[0023]图6是本申请实施例的SGMII接口信号图。
具体实施方式
[0024]为使本技术实施例的目的、技术方案和优点更加清楚，下面结合附图对本技术的实施方式进行详细说明，但本技术所描述的实施例是本技术一部分实施例，而不是全部的实施例。
[0025]本申请实施例提供一种可集成于SoC系统的千兆以太网MAC控制器，如图1所示，包
括依次连接的DMA控制器模块、FIFO控制器模块、MAC模块。本实例中， AXI 主机接口采用 AXI 总线 3.0 与系统存储器进行数据交互，APB 从机接口采用 APB 总线 3.0与CPU通信，CPU 通过从机接口来对DMA控制器模块中的DMA寄存器进行配置。MAC模块与物理层PHY的接口采用TBI接口与SGMII接口两种，不仅可以达到1000Mbps传输速率，同时相对于其他类型接口传输速率显著提升。
[0026]具体的，DMA控制器模块通过AXI主机接口与SoC系统的存储器连接以进行数据交互，并通过APB从机接口与CPU连接通讯；FIFO控制器模块连接于DMA控制器模块和MAC模块之间，用于对发送数据和接收数据提供缓存；MAC模块通过TBI接口/SGMII接口与物理层PHY连接，用于从FIFO控制器模块获取发送数据并向物理层PHY发送；并用于从物理层PHY接收数据后传输到FIFO控制器模块。
[0027]如图5所示，为本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可集成于SoC系统的千兆以太网MAC控制器，其特征在于，包括依次连接的DMA控制器模块、FIFO控制器模块、MAC模块；DMA控制器模块通过AXI主机接口与SoC系统的存储器连接以进行数据交互，并通过APB从机接口与CPU连接通讯；FIFO控制器模块连接于DMA控制器模块和MAC模块之间，用于对发送数据和接收数据提供缓存；MAC模块通过TBI接口/SGMII接口与物理层PHY连接。2.根据权利要求1所述的千兆以太网MAC控制器，其特征在于，MAC模块用于从FIFO控制器模块获取发送数据并向物理层PHY发送；并用于从物理层PHY接收数据后传输到FIFO控制器模块。3.根据权利要求1所述的千兆以太网MAC控制器，其特征在于，DMA控制器模块包括DMA仲裁模块、与DMA仲裁模块连接的DMA收发通道、DMA寄存器，DMA寄存器连接DMA收发通道，DMA收发通道连接FIFO控制器模块；DMA仲裁模块连接AXI主机接口，DMA寄存器连接APB从机接口。4.根据权利要求3所述的千兆以太网MAC控制器，其特征在于，DMA寄存器用于通过APB从机接口获取CPU写入的信息并进行存储，DMA仲裁模块用于根据DMA寄存器内的信息控制DMA收发通道。5.根据权利要求3所述的千兆以太网MAC控制器，其特征在于，DMA收发通道包括DMA发送通道和DMA接收通道，FIFO控制器模块包括FIFO发送控制器和FIFO接收控制器；DMA发送通道和DMA接收通道的通道数均为8，与FIFO发送控制器和FIF...

【专利技术属性】
技术研发人员：李健，刘鸿瑾，张绍林，李康，朱梦尧，谢冰，
申请(专利权)人：北京轩宇空间科技有限公司，
类型：新型
国别省市：