【技术实现步骤摘要】
基于焦平面阵列解码数据的多目标模糊检测系统
[0001]本专利技术属于电子产品测试
,涉及一种基于焦平面阵列解码数据的多目标模糊检测系统。
技术介绍
[0002]焦平面阵列可用于三维成像、目标探测等领域。在焦平面阵列的测试阶段,测试系统对目标发射激光脉冲,采用光电探测技术接收回波,并利用读出电路技术对焦平面阵列各个像元接收的光子飞行时间数据进行编码,将编码的结果交由数据采集系统进行处理。
[0003]数据采集系统根据飞行时间的编码规则进行解码。传统的解码方式采用FPGA进行,开发者在数据采集系统设计阶段,向FPGA中写入胶合逻辑。测试过程中,当单帧数据采集完毕后,FPGA对数据进行解码,运用胶合逻辑按一定规则拼接数据,还原飞行时间。然而这种方法有两个缺点:第一,采用FPGA设计胶合逻辑具有一定难度,并且需要反复下载FPGA程序,可维护性较差;第二,FPGA还承担焦平面阵列计数阶段的时序控制任务,在运用胶合逻辑拼接数据的同时不能进行下一帧的飞行时间计数,限制了应用场景中数据采集的帧频。
[0004]根据具体的光学系统,飞行时间可转换为目标的距离信息。当焦平面阵列采集到足够多的数据后,飞行时间数据将会形成一定的统计分布,理论上通过检测飞行时间的峰值可实现目标的检测。然而,在实际应用过程中,会出现以下问题:第一,测试系统、应用环境的非理想性造成的噪声干扰,使得单一的峰值检测算法受噪声影响而变得不够准确;第二,传统的目标检测算法设定单一阈值,采用一刀切的方式判定峰值是否对应探测到的目标,对复杂应用场景下 ...
【技术保护点】
【技术特征摘要】
1.一种基于焦平面阵列解码数据的多目标模糊检测系统的设计方法,其特征在于,将多目标模糊检测系统设计为包括FPGA、计算机,其中,FPGA设计为负责对焦平面阵列施加时序控制,将获取的焦平面阵列读出电路输出信号通过全可编程SoC中的ARM打包后作为原始数据发送到计算机,该原始数据为焦平面阵列数据,计算机设计为包括四个模块:数据解码模块、解码后数据预处理模块、目标检测模块、目标隶属度输出模块,依次用于对采集到的焦平面阵列数据进行数据解码、解码后数据预处理、目标检测、目标隶属度输出,将检测到的多个目标的信息呈现给用户,同时对疑似目标输出隶属度。2.如权利要求1所述的方法,其特征在于,FPGA设计为:利用其多个I/O引脚在读出时钟的控制下并行接收焦平面阵列读出电路的输出信号,单帧数据通过AXI总线传输到ARM后,直接打包成数组发送至计算机。3.如权利要求2所述的方法,其特征在于,计算机的数据解码模块设计为:按照焦平面阵列读出电路的编码规则,提取数组中特定的二进制位,拼接成对应于焦平面阵列中像元数据的二维数组,并根据LFSR和时钟移相的编码表进行解码。4.如权利要求3所述的方法,其特征在于,计算机的解码后数据预处理模块设计为:在连续探测的情况下,对接收到的数据计算统计分布并进行数据预处理,采用多项式拟合算法进行数据拟合,计算统计分布的基线,然后计算各个计数值与所有数据标准差的商,获得便于目标探测的新数据。5.如权利要求4所述的方法,其特征在于,计算机的目标检测模块设计为对被探测目标设定模糊集合,对于所述新数据的统计分布进行峰值检测,计算机的目标隶属度输出模块设计为:基于峰值检测结果,根据用户设定的下限和上限,采用隶属函数计算隶属度,给出确定的目标和疑似目标,并将疑似目标的隶属度输出给用户。6.一种利用权利要求1至5中任一项所述方法设计得到的多目标模糊检测系统。7.一种利用权利要求6所述的系统实现多目标模糊检测的方法,其特征在于,包括以下步骤:S1、FPGA的多个I/O引脚在读出时钟的控制下并行接收焦平面阵列读出电路的输出信号,单帧数据通过AXI总线传输到ARM后,直接打包成数组发送至计算机,数据解码模块按照焦平面阵列读出电路的编码规则,提取数组中特定的二进制位,拼接成对应于焦平面阵列中像元数据的二维数组,并根据LFSR和时钟移相的编码表进行解码;S2、在连续探测的情况下,解码后数据预处理模块对接收到的大量数据计算统计分布并进行数据预处理,采用多项式拟合算法进行数据拟合,计算统计分布的基线,然后计算各个计数值与所有数据标准差的商,获得便于目标探测的新数据;S3、目标检测模块对被探测目标设定模糊集合,对于获得的新数据统计分布进行峰值检测,目标隶属度输出模块基于峰值检测结果,根据用户设定的下限和上限,采用隶属函数计算隶属度,给出确定的目标和疑似目标,并将疑似目标的隶属度输出给用户。8.如权利要求7所述的方法,其特征在于,焦平面阵列工作时,FPGA通过多个I/O引脚并行接收焦平面阵列读出电路输出的信号,在读出时钟的作用下,FPGA连续接收信号,直到单帧信号接收完毕;FPGA接收的单帧信号表示为如下的矩阵:
矩阵中的元素b(字节号,位号)表示FPGA的I/O引脚接收的信号,取值为0或1;在读出时钟的每个周期,FPGA并行读取矩阵中的一列信号,全可编程SoC中AXI总线的最大位宽为32位,所以该矩阵共包含32行,FPGA可同时读取32个I/O引脚的信号;FPGA将焦平面阵列读出电路输出信号经由AXI总线传送至ARM后,ARM按照以下方式将信号打包成元素为字节型数据类型的一维数组:将字节号相同,位号为0~7的8个二进制位组成一个字节,存储在一维数组的相应地址,即b(0,...
【专利技术属性】
技术研发人员:袁鎏,张楠,王林青,李潇,黄海华,孔繁林,路小龙,
申请(专利权)人:西南技术物理研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。