一种结势垒肖特基二极管及其制备方法技术

本发明专利技术公开了一种结势垒肖特基二极管及其制备方法，该肖特基二极管包括由下至上依次设置的阴极金属层、N+衬底、N

【技术实现步骤摘要】
一种结势垒肖特基二极管及其制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种结势垒肖特基二极管及其制备方法。

技术介绍

[0002]传统的功率二极管包含SBD及PIN二极管，前者的结构图如图1所示，由下至上包括依次层叠设置的背面金属1、N+衬底2、N
‑
外延3、初氧层4、肖特基势垒金属5、正面金属6，其具有阈值电压低、低功率以及开关频率高等优点，但其反向耐压低，金属半导体接触势垒的高温特性差，反向漏电流大以及软击穿特性严重，限制了其在高压领域的应用；后者的结构图如图2所示，由下至上包括依次层叠的背面金属1、N+衬底2、N
‑
外延3、P型半导体层8、初氧层4、正面金属6，因其大电流容量、高反向耐压容量、极小的漏电流以及低的导通损耗等优点，但是由于漂移区大量少数载流子的注入引起的载流子存储效应，延长了器件开关时间，限制了其在高频电力电子系统中的应用。如何解决上述技术问题，以满足市场对高耐压、高频、小漏电以及低损耗的二极管的需求是本领域技术人员致力于研究的方向。

技术实现思路

[0003]本专利技术的目的在于提供一种结势垒肖特基二极管。
[0004]为达此目的，本专利技术采用以下技术方案：一种结势垒肖特基二极管，包括由下至上依次设置的阴极金属层、N+衬底、N
‑
外延层、氧化层及阳极金属层，所述N
‑
外延层的上表面上沿横向方向依次间隔设置有多个P型半导体区，每个所述P型半导体区与N
‑
外延层间形成一PN结，每个所述PN结均呈正六边形结构，相邻两个PN结之间设置有肖特基势垒金属，所述肖特基势垒金属设置在N
‑
外延层的上表面上。
[0005]作为一种具体的实施方式，每个PN结的宽度为25
±
1μm，结深1
‑
2μm。
[0006]作为一种具体的实施方式，相邻两个PN结之间的间距在30
±
2μm间。
[0007]本专利技术的另一个目的是提供上述结势垒肖特基二极管的制备方法，包括以下步骤：1）在N+衬底上生长一层N
‑
外延层；2）在N
‑
外延层的上表面进行初氧，形成氧化层；3）在对具有氧化层的N
‑
外延层上表面进行高能离子注入硼，形成沿器件横向设置的多个P型半导体区；4）在氧化层的上表面进行光刻、腐蚀开设引线孔；5）在引线孔处淀积金属镍铂合金，通过快速退火生成金属硅化物，得到肖特基势垒金属；6）在肖特基势垒金属上沉积钛/镍/银合金，形成阳极金属层；7）对器件背面进行打磨减薄，至器件厚度在250
‑
280μm；8）对器件的背面采用金属蒸发工艺，淀积钛镍银合金，形成阴极金属层，从而完成
器件的制备。
[0008]作为一种具体的实施方式，步骤3）中，高能离子注入硼采用的剂量为5E14
‑
2E15，能量为60
‑
80Kev，注入深度为1
‑
2μm。
[0009]作为一种具体的实施方式，步骤2）中所形成的氧化层的厚度为800
‑
12000埃。
[0010]作为一种具体的实施方式，步骤6）中所沉积的钛/镍/银各金属层的厚度分别为1000埃、5000埃、30000埃。
[0011]作为一种具体的实施方式，步骤7）中所沉积的钛镍银各金属层的厚度分别为1000埃、2000埃、12000埃。
[0012]作为一种具体的实施方式，步骤5）中所淀积的镍铂合金的厚度为180
‑
220埃，退火温度在500
±
5℃。
[0013]与传统的肖特基二极管相比，本专利技术的二极管具有以下优点：本专利技术的肖特基二极管，将SBD及PIN结进行结合，在正向偏置时SBD势垒低于PN结势垒，肖特基区为电流提供导电沟道，具有很低的开启电压；在大电流下，PN结导通后向漂移区注入少数载流子调制漂移区电导率，降低通态压降的同时充当分流旁路，具备很强的抗浪涌能力。在反偏压状态下，肖特基导电沟道被夹断，两相邻耗尽区随着反偏电压的增大逐渐靠拢甚至重叠，提高了反向电压，并降低了漏电流风险。
附图说明
[0014]图1是现有技术中SBD二极管的结构示意图；图2是现有技术中PIN二极管的结构示意图；图3为本专利技术所述的肖特基二极管的结构示意图；图4为本专利技术所述的肖特基二极管的俯视图；其中：1、阴极金属层（背面金属）；2、N+衬底；3、N
‑
外延层；4、氧化层（初氧层）；5、肖特基势垒金属；6、阳极金属层（正面金属）；7、P型半导体区；8、P型半导体层。
具体实施方式
[0015]下面结合附图并通过具体实施例来进一步说明本专利技术的技术方案。
[0016]本专利技术提供一种结势垒肖特基二极管，参见图3所示，包括由下至上依次设置的阴极金属层1、N+衬底2、N
‑
外延层3、氧化层4及阳极金属层6，N
‑
外延层3的上表面上沿横向方向依次间隔设置有多个P型半导体区7，每个P型半导体区7与N
‑
外延层3间形成一PN结，每个PN结均呈正六边形结构，每个PN结的宽度为25
±
1μm，结深1
‑
2μm且相邻两个PN结之间的间距在30
±
2μm间，相邻两个PN结之间设置有肖特基势垒金属5，该肖特基势垒金属5设置在N
‑
外延层3的上表面上。
[0017]这里，采用正六边形结构的PN结，参见图4所示，使得该PN结的稳定性更高，耐压性高，高温下漏电流小，高温可靠性更为稳定。
[0018]这里还提供了上述结势垒肖特基二极管的制备方法，包括以下步骤：1）在N+衬底2上生长一层N
‑
外延层3；2）在N
‑
外延层3的上表面进行初氧，形成厚度为800
‑
12000埃的Si2O氧化层4；3）在对具有氧化层4的N
‑
外延层3上表面进行高能离子注入硼，形成沿器件横向设
置的多个P型半导体区7，这里离子注入的剂量为5E14
‑
2E15，能量为60
‑
80Kev，注入深度为1
‑
2μm；4）在氧化层的上表面进行光刻、腐蚀开设引线孔；5）在引线孔处淀积一层厚度为200埃的金属镍铂合金，并在500℃下快速退火生成金属硅化物，得到肖特基势垒金属5；6）在肖特基势垒金属上沉积钛/镍/银合金，厚度分别为1000埃、5000埃、30000埃，形成阳极金属层6；7）对器件背面进行打磨减薄，至器件厚度在250
‑
280μm；8）对器件的背面采用金属蒸发工艺，淀积钛镍银合金，厚度分别为1000埃、2000埃、12000埃，形成阴极金属层1，从而完成器件的制备。
[0019]本专利技术的肖特基二极管，将SBD及PIN结进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结势垒肖特基二极管，其特征在于，包括由下至上依次设置的阴极金属层、N+衬底、N
‑
外延层、氧化层及阳极金属层，所述N
‑
外延层的上表面上沿横向方向依次间隔设置有多个P型半导体区，每个所述P型半导体区与N
‑
外延层间形成一PN结，每个所述PN结均呈正六边形结构，相邻两个PN结之间设置有肖特基势垒金属，所述肖特基势垒金属设置在N
‑
外延层的上表面上。2.根据权利要求1所述的结势垒肖特基二极管，其特征在于，每个PN结的宽度为25
±
1μm，结深1
‑
2μm。3.根据权利要求1所述的结势垒肖特基二极管，其特征在于，相邻两个PN结之间的间距在30
±
2μm间。4.一种如权利要求1至3中任一权利要求所述的结势垒肖特基二极管的制备方法，其特征在于，包括以下步骤：1）在N+衬底上生长一层N
‑
外延层；2）在N
‑
外延层的上表面进行初氧，形成氧化层；3）在对具有氧化层的N
‑
外延层上表面进行高能离子注入硼，形成沿器件横向设置的多个P型半导体区；4）在氧化层的上表面进行光刻、腐蚀开设引线孔；5）在引线孔处淀积金属镍铂合金，通过快速...

【专利技术属性】
技术研发人员：赵承杰，周炳，付国振，
申请(专利权)人：张家港意发功率半导体有限公司，
类型：发明
国别省市：