一种垂直电感制程方法技术

技术编号:37147397 阅读:14 留言:0更新日期:2023-04-06 22:00
本发明专利技术公开了一种垂直电感制程方法,包括进行正面金属导线制程,在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,得到两条正面金属导线;进行背面蚀刻孔制程,在晶圆衬底层的背面涂布第二光刻胶层并依次进行第二次对准显影和第二次蚀刻,然后进行背面金属层溅镀,得到背面蚀刻孔;采用光刻胶或聚酰亚胺填充背面蚀刻孔,并涂布第三光刻胶层,然后依次进行第三次对准显影和第三次蚀刻,得到蚀刻孔内具有两条金属导线的垂直电感成品。本发明专利技术最终形成以蚀刻孔内具有两条金属导线式的垂直螺旋电感结构,使得电路能提供更大的电感量和更充沛的电能,达到更高的品质。品质。品质。

【技术实现步骤摘要】
一种垂直电感制程方法


[0001]本专利技术涉及电感制程
,尤其是涉及一种垂直电感制程方法。

技术介绍

[0002]现有的平面螺旋电感和垂直电感往往存在以下缺点:
[0003]缺点1:传统的平面电感结构虽然可得到较高的电感值,但是其品质因素较低。
[0004]缺点2:传统的平面电感器一般具有平行的通量轴(从电路平面进入或出来),其磁耦合的减少是通过将电感器分隔起来,会导致导线的延长及电路版图设计的困难,不利于集成化。
[0005]缺点3:现有已有的垂直电感,需要两个蚀刻孔才完成电感的一匝匝数,空间利用率低,金属导线利用率不高,不利于集成化。

技术实现思路

[0006]本专利技术所要解决的技术问题是:提供一种垂直电感制程方法,有效提高垂直电感的品质。
[0007]为了解决上述技术问题,本专利技术采用的技术方案为:
[0008]一种垂直电感制程方法,包括步骤:
[0009]S1、进行正面金属导线制程,在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,得到两条正面金属导线;
[0010]S2、进行背面蚀刻孔制程,在所述晶圆衬底层的背面涂布第二光刻胶层并依次进行第二次对准显影和第二次蚀刻,然后进行背面金属层溅镀,得到背面蚀刻孔;
[0011]S3、采用光刻胶或聚酰亚胺填充所述背面蚀刻孔,并涂布第三光刻胶层,然后依次进行第三次对准显影和第三次蚀刻,得到蚀刻孔内具有两条金属导线的垂直电感成品。
[0012]本专利技术的有益效果在于:本专利技术提供一种垂直电感制程方法,通过对晶圆衬底层正面进行一次对准显影和蚀刻得到两条金属导线,对晶圆衬底层背面进行两次对准显影和蚀刻得到蚀刻孔,即形成以蚀刻孔内具有两条金属导线式的垂直螺旋电感结构,使得电路能提供更大的电感量和更充沛的电能,达到更高的品质,从而在蚀刻孔数量不变、金属用量不增加的情况下,使得绕组匝数增加一倍,电路能提供更大的电感量和更充沛的电能,达到更高的品质。
附图说明
[0013]图1为本专利技术实施例的一种垂直电感制程方法的流程图;
[0014]图2至图11为本专利技术实施例的一种垂直电感制程过程示意图;
[0015]图12为本专利技术实施例进行正面金属导线制程后得到的正面金属导线示意图;
[0016]图13为本专利技术实施例最终得到的垂直电感成品的绕组示意图
[0017]图14为图13的等效图。
[0018]标号说明:
[0019]1、晶圆衬底层;2、氮化硅层;3、第一光刻胶层;31、第一显影区域;32、第一蚀刻区域;4、正面金属层;5、第二光刻胶层;51、第二显影区域;52、第二蚀刻区域;6、背面金属层;7、光刻胶或聚酰亚胺;8、第三光刻胶层;81、第三显影区域;82、第三蚀刻区域;10、金属导线。
具体实施方式
[0020]为详细说明本专利技术的
技术实现思路
、所实现目的及效果,以下结合实施方式并配合附图予以说明。
[0021]请参照图1至图14,一种垂直电感制程方法,包括步骤:
[0022]S1、进行正面金属导线制程,在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,得到两条正面金属导线;
[0023]S2、进行背面蚀刻孔制程,在所述晶圆衬底层的背面涂布第二光刻胶层并依次进行第二次对准显影和第二次蚀刻,然后进行背面金属层溅镀,得到背面蚀刻孔;
[0024]S3、采用光刻胶或聚酰亚胺填充所述背面蚀刻孔,并涂布第三光刻胶层,然后依次进行第三次对准显影和第三次蚀刻,得到蚀刻孔内具有两条金属导线的垂直电感成品。
[0025]由上述描述可知,本专利技术的有益效果在于:通过对晶圆衬底层正面进行一次对准显影和蚀刻得到两条金属导线,对晶圆衬底层背面进行两次对准显影和蚀刻得到蚀刻孔,即形成以蚀刻孔内具有两条金属导线式的垂直螺旋电感结构,使得电路能提供更大的电感量和更充沛的电能,达到更高的品质,从而在蚀刻孔数量不变、金属用量不增加的情况下,使得绕组匝数增加一倍,电路能提供更大的电感量和更充沛的电能,达到更高的品质。
[0026]进一步地,所述第一次对准显影的终止层为所述氮化硅层;
[0027]所述第一次蚀刻的终止层为所述晶圆衬底层。
[0028]进一步地,所述步骤S1中在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,具体为:
[0029]在晶圆衬底层的正面沉积一层氮化硅层,并涂布第一光刻胶层进行第一次对准显影,得到两个第一显影区域,然后对所述第一显影区域下的所述氮化硅层进行第一次蚀刻,得到两个第一蚀刻区域,并在所述第一蚀刻区域内进行正面金属层蒸镀。
[0030]由上述描述可知,采用光刻胶作为基础掩膜进行晶圆衬底层正面的金属导线制程,确保正面金属层蒸镀的品质。
[0031]进一步地,所述第二次对准显影的终止层为所述晶圆衬底层;
[0032]所述第二次蚀刻的终止层为所述正面金属层及所述氮化硅层。
[0033]进一步地,所述步骤S2具体为:
[0034]S21、在所述晶圆衬底层的背面涂布第二光刻胶层,并进行第二次对准显影得到第二显影区域,所述第二显影区域的宽度等于两个所述第一显影区域相背两侧之间的距离;
[0035]S22、对所述第二显影区域下的所述晶圆衬底层进行第二次蚀刻,得到第二蚀刻区域;
[0036]S23、对具有所述第二蚀刻区域的所述晶圆衬底层的整个背面进行背面金属层溅镀,得到背面蚀刻孔。
[0037]由上述描述可知,同理,也采用光刻胶作为基础掩膜进行晶圆衬底层背面的蚀刻孔制程,确保蚀刻孔的品质,使得蚀刻孔数量在不变的情况下,也能进行金属导线的绕组。
[0038]进一步地,所述第三次对准显影的终止层为所述光刻胶或聚酰亚胺;
[0039]所述第三次蚀刻的终止层为所述背面金属层。
[0040]进一步地,所述步骤S3具体为:
[0041]S31、在所述背面蚀刻孔内填充光刻胶或聚酰亚胺,且所述光刻胶或聚酰亚胺的填充高度高于所述背面蚀刻孔的深度,并覆盖至所述晶圆衬底层的整个背面;
[0042]S32、在覆盖有所述光刻胶或聚酰亚胺的所述晶圆衬底层的背面上方涂布一层第三光刻胶层,并进行第三次对准显影,得到第三显影区域,所述第三显影区域的宽度等于两个所述第一显影区域相背两侧之间的距离的1/3或1/4;
[0043]S33、对所述第三显影区域下的所述光刻胶或聚酰亚胺进行第三次蚀刻,得到第三蚀刻区域。
[0044]由上述描述可知,在背面蚀刻孔内填充光刻胶或聚酰亚胺,较晶圆衬底层更容易被蚀刻;同时,再次使用光刻胶作为基础掩膜进行第三次对准显影和蚀刻,缩小背面蚀刻孔的直径,避免最终电感成品的正面金属层因蚀刻孔太大而产生断层或断裂,进一步确保了电本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种垂直电感制程方法,其特征在于,包括步骤:S1、进行正面金属导线制程,在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,得到两条正面金属导线;S2、进行背面蚀刻孔制程,在所述晶圆衬底层的背面涂布第二光刻胶层并依次进行第二次对准显影和第二次蚀刻,然后进行背面金属层溅镀,得到背面蚀刻孔;S3、采用光刻胶或聚酰亚胺填充所述背面蚀刻孔,并涂布第三光刻胶层,然后依次进行第三次对准显影和第三次蚀刻,得到蚀刻孔内具有两条金属导线的垂直电感成品。2.根据权利要求1所述的一种垂直电感制程方法,其特征在于,所述第一次对准显影的终止层为所述氮化硅层;所述第一次蚀刻的终止层为所述晶圆衬底层。3.根据权利要求2所述的一种垂直电感制程方法,其特征在于,所述步骤S1中在晶圆衬底层的正面沉积一层氮化硅层后涂布第一光刻胶层并依次进行第一次对准显影和第一次蚀刻,然后进行正面金属层蒸镀,具体为:在晶圆衬底层的正面沉积一层氮化硅层,并涂布第一光刻胶层进行第一次对准显影,得到两个第一显影区域,然后对所述第一显影区域下的所述氮化硅层进行第一次蚀刻,得到两个第一蚀刻区域,并在所述第一蚀刻区域内进行正面金属层蒸镀。4.根据权利要求3所述的一种垂直电感制程方法,其特征在于,所述第二次对准显影的终止层为所述晶圆衬底层;所述第二次蚀刻的终止层为所述正面金属层及所述氮化硅层。5.根据权利要求4所述的一种垂直电感制程方法,其特征在于,所述步骤S2具体为:S21、在所述晶圆衬底层的背面涂布第二光刻胶层,并进行第二次对准显影得到第二显影区域,所...

【专利技术属性】
技术研发人员:黄光伟林进福张朝闵陈建星吴靖
申请(专利权)人:福建省福联集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1