实现输入基带增强电路的射频放大器及实现其的工艺方法技术

一种放大器，包括输入匹配网络；至少一个晶体管；输入引线，耦接至至少一个晶体管；接地端子，耦接至晶体管；输出引线，耦接至至少一个晶体管；输出匹配电路，耦接至输出引线和至少一个晶体管；以及基带阻抗增强电路，具有与输入匹配网络耦接的至少一个电抗元件。基带阻抗增强电路被配置为减少基带终端的谐振。增强电路被配置为减少基带终端的谐振。增强电路被配置为减少基带终端的谐振。

【技术实现步骤摘要】
【国外来华专利技术】实现输入基带增强电路的射频放大器及实现其的工艺方法
[0001]相关申请的交叉引用
[0002]本申请主张2020年6月5日提交的美国专利申请第16/893,913号、题为“Radio Frequency Amplifier Implementing an Input Baseband Enhancement Circuit and a Process of Implementing the Same”的优先权，其全部内容通过引用纳入本文。


[0003]本公开内容涉及一种实现输入基带增强电路的射频放大器及其实现方法。更具体地说，本公开涉及一种实现输入基带增强电路以改善基带阻抗的射频放大器及其实现方法。此外，本专利技术还涉及一种实现输入基带增强电路以改善基带阻抗和数字预失真的射频放大器以及实现其的方法。

技术介绍

[0004]射频(RF)功率电路被用于各种应用中，例如用于无线通信系统的基站等。由RF功率电路放大的信号通常包括具有频率在400兆赫(MHz)至6千兆赫(GHz)范围内的高频调制载波的信号。由RF功率电路放大的信号通常包本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种放大器，包括输入匹配网络；至少一个晶体管；输入引线，耦接至所述至少一个晶体管；接地端子，耦接至所述晶体管；输出引线，耦接至所述至少一个晶体管；输出匹配电路，所述输出匹配电路耦接至所述输出引线并且所述输出匹配电路耦接所述至少一个晶体管；以及基带阻抗增强电路，具有耦接至所述输入匹配网络的至少一个电抗元件，其中，所述基带阻抗增强电路被配置为减少基带终端的谐振。2.根据权利要求1所述的放大器，其中：所述基带阻抗增强电路的所述至少一个电抗元件包括以下各项中的至少一项：电感器、电容器、基准电位端口；以及所述基带阻抗增强电路被配置为提供改进的数字预失真(DPD)操作。3.根据权利要求1所述的放大器，其中：所述基带阻抗增强电路的所述至少一个电抗元件包括电感器、电容器和基准电位端口；以及所述基带阻抗增强电路被配置为改进基带阻抗。4.根据权利要求1所述的放大器，其中：所述基带阻抗增强电路的所述至少一个电抗元件包括以下各项中的至少一项：电感器、电容器、基准电位端口；以及所述基带阻抗增强电路被配置为将基带终端的谐振推向和/或移动至更高频率。5.根据权利要求1所述的放大器，其中：所述输入匹配网络包括耦接至所述基带阻抗增强电路的所述至少一个电抗元件的至少一个电抗元件。6.根据权利要求1所述的放大器，其中，所述至少一个晶体管包括GaN基晶体管。7.根据权利要求1所述的放大器，其中，所述至少一个晶体管包括LDMOS基晶体管。8.根据权利要求1所述的放大器，其中：所述至少一个晶体管包括被实现为载波放大器的晶体管；以及所述至少一个晶体管包括被实现为峰值放大器的晶体管。9.根据权利要求1所述的放大器，还包括：金属法兰、第一导电引线、第二导电引线、以及导电芯片焊垫。10.一种实现放大器的工艺方法，包括设置输入匹配网络；设置至少一个晶体管；将输入引线耦接至所述至少一个晶体管；将接地端子耦接至所述晶体管；将输出引线耦接至所述至少一个晶体管；将输出匹配电路耦接至所述输出引线并且将所述输出匹配电路耦接至所述至少一个
晶体管；以及将具有至少一个电抗元件的基带阻抗增强电路耦接至所述输入匹配网络；其中，所述基带阻抗增强电路被配置为减少基带终端的谐振。11.根据权利要求10所述的实现放大器的工艺方法，其中：所述基带阻抗增强电路的所述至少一个电抗元件包括以下各项中的至少一项：电感器、电容器、基准电位端口；以及所述基带阻抗增强电路被配置为提供改进的数字预失真(DPD)操作。12.根据权利要求10所述的实现放大器的工艺方法，其中：所述基带阻抗增强电路的所述至少一个电抗元件包括电感器、电容器和基准电位端口；以及所述基带阻抗增强电路被配置为改进基带阻抗。13.根...

【专利技术属性】
技术研发人员：理查德，
申请(专利权)人：沃孚半导体公司，
类型：发明
国别省市：