高速缓冲存储器的模拟方法、装置、电子设备和存储介质制造方法及图纸

本申请涉及数据处理领域，尤其涉及一种高速缓冲存储器的模拟方法、装置、电子设备和存储介质。其中，该模拟方法包括：响应于对目标配置文件的写入操作，获取目标配置文件包含的架构参数；基于架构参数，配置高速缓冲存储器的数据处理功能；接收到针对配置后的高速缓冲存储器的数据处理指令后，基于数据处理功能相关的执行逻辑，对高速缓冲存储器的架构进行模拟。该模拟方法可提供的配置多，能够针对不同的高速缓冲存储器的架构，为高速缓冲存储器配置各类相应的数据处理功能，提高了高速缓冲存储器模拟的自由度及性能仿真分析的便捷性。储器模拟的自由度及性能仿真分析的便捷性。储器模拟的自由度及性能仿真分析的便捷性。

【技术实现步骤摘要】
高速缓冲存储器的模拟方法、装置、电子设备和存储介质


[0001]本申请涉及数据处理领域，尤其涉及一种高速缓冲存储器的模拟方法、装置、电子设备和存储介质。

技术介绍

[0002]随着科技发展，中央处理器(central processing unit，CPU)的数据处理速度越来越快，且逐渐与主存速度拉开差距，这导致CPU需要较长时间才能获取到主存中的数据，而CPU数据处理的时间则很短，造成一定的资源浪费。为了缓解主存数据传输的速度与CPU处理数据的速度之间的差距，如今的CPU核内多存在一种高速缓冲存储器(cache)，用于数据的暂时存放，CPU在cache中读取数据的速度远高于主存。
[0003]相关技术中，cache的架构设计与探索更多依赖于相关技术人员(如架构师)的经验和计算，在没有cache模拟器的情况下，没有可依赖的数据以及架构探索方法进行架构设计探索。当前的cache模拟器也存在一定局限性，例如无法对一个完整的cache进行模拟；在进行架构设计模拟时，仅限于对几种常见的cache进行模拟，通用性差，可以选择的配置少，导致cache架构的性能分析准确性不足，且探索分析过程复杂。
[0004]综上，目前的cache模拟器自由度低，性能分析困难。

技术实现思路

[0005]本申请提供一种高速缓冲存储器模拟方法、装置、电子设备和存储介质，以提高高速缓冲存储器模拟的自由度及性能仿真分析的便捷性。
[0006]本申请实施例提供的一种高速缓冲存储器模拟方法，包括：
[0007]响应于对目标配置文件的写入操作，获取所述目标配置文件包含的架构参数；所述架构参数是基于待模拟的高速缓冲存储器的架构确定的；
[0008]基于所述架构参数，配置所述高速缓冲存储器的数据处理功能；
[0009]接收到针对配置后的高速缓冲存储器的数据处理指令后，基于所述数据处理功能相关的执行逻辑，对所述高速缓冲存储器的架构进行模拟。
[0010]本申请实施例提供的一种高速缓冲存储器的模拟装置，包括：
[0011]获取单元，用于响应于对目标配置文件的写入操作，获取所述目标配置文件包含的架构参数；所述架构参数是基于待模拟的高速缓冲存储器的架构确定的；
[0012]配置单元，用于基于所述架构参数，配置所述高速缓冲存储器的数据处理功能；
[0013]模拟单元，用于接收到针对配置后的高速缓冲存储器的数据处理指令后，基于所述数据处理功能相关的执行逻辑，对所述高速缓冲存储器的架构进行模拟。
[0014]可选的，所述模拟单元具体用于：
[0015]基于主频配置对所述数据处理指令进行延时模拟，并控制所述高速缓冲存储器基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应处理，以实现对所述高速缓冲存储器的架构的模拟。
[0016]可选的，所述模拟单元具体用于：
[0017]按照主频配置设置发送周期，以进行延时模拟；
[0018]通过发送线程，在各个发送周期循环执行以下操作：
[0019]基于指令解析功能对所述数据处理指令进行指令类型解析处理；
[0020]基于解析出的指令类型，将所述数据处理指令发送至所述高速缓冲存储器相应的处理子模块，以基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应数据处理。
[0021]可选的，所述模拟单元具体用于：
[0022]按照主频配置设置接收周期，以进行延时模拟；
[0023]通过接收线程，在各个接收周期循环执行以下操作：
[0024]接收所述发送线程发送的数据处理指令；
[0025]基于指令解析功能对所述数据处理指令进行指令类型解析处理，以在所述高速缓冲存储器相应的处理子模块，基于指令类型解析结果，及所述数据处理功能相关的执行逻辑做出相应数据处理。
[0026]可选的，所述架构参数包括表征数据处理方式的架构功能参数时，所述配置单元具体用于：
[0027]若所述架构功能参数包括缓存协议参数，则基于所述缓存协议参数，配置所述高速缓冲存储器的一致性协议；
[0028]若所述架构功能参数包括写机制参数，则基于所述写机制参数，配置所述高速缓冲存储器的数据写入方式；
[0029]若所述架构功能参数包括替换策略参数，则基于所述替换策略参数，配置所述高速缓冲存储器的数据替换方式；
[0030]若所述架构功能参数包括协议字段解析参数，则基于所述协议字段解析参数，配置所述高速缓冲存储器的指令解析功能；
[0031]若所述架构功能参数包括多种指令协议参数，则基于所述多种指令协议参数，配置所述高速缓冲存储器的多种指令协议。
[0032]可选的，所述架构参数包括表征数据性能限制的架构性能参数时，所述配置单元具体用于：
[0033]基于所述架构性能参数，配置所述高速缓冲存储器的数据处理属性；
[0034]其中，所述数据处理属性包括下列的部分或全部：缓存队列最大缓存、主频、缓存大小、缓存组路数、缓存行大小、写入数据大小、加载队列条目及存储队列条目。
[0035]可选的，所述装置还包括：
[0036]统计单元，用于统计并输出所述数据处理指令对应的处理性能数据；所述处理性能数据反映所述高速缓冲存储器的传输质量；
[0037]基于所述处理性能数据，对所述高速缓冲存储器的架构进行性能分析。
[0038]本申请实施例提供的一种电子设备，包括处理器和存储器，其中，所述存储器存储有计算机程序，当所述计算机程序被所述处理器执行时，使得所述处理器执行上述任意一种高速缓冲存储器模拟方法的步骤。
[0039]本申请实施例提供一种计算机可读存储介质，其包括计算机程序，当所述计算机
程序在电子设备上运行时，所述计算机程序用于使所述电子设备执行上述任意一种高速缓冲存储器模拟方法的步骤。
[0040]本申请实施例提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序存储在计算机可读存储介质中；当电子设备的处理器从计算机可读存储介质读取所述计算机程序时，所述处理器执行所述计算机程序，使得所述电子设备执行上述任意一种高速缓冲存储器模拟方法的步骤。
[0041]本申请有益效果如下：
[0042]本申请实施例提供了一种高速缓冲存储器模拟方法、装置、电子设备和存储介质，由于本申请可以基于针对某个高速缓冲存储器的架构所输入的各类架构参数，为该高速缓冲存储器配置各类相应的数据处理功能，完整配置整个高速缓冲存储器，且可以选择的配置多，自由度高，而非仅能针对几种固定架构、固定功能进行配置，无法自由选择；在配置完成后，可以基于配置的各项数据处理功能的执行逻辑，以及接收到的数据处理指令进行相应的数据处理操作，模拟该架构下，真实高速缓冲存储器的数据处理过程，以后续方便对该架构进行性能分析。
[0043]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速缓冲存储器的模拟方法，其特征在于，该方法包括：响应于对目标配置文件的写入操作，获取所述目标配置文件包含的架构参数；所述架构参数是基于待模拟的高速缓冲存储器的架构确定的；基于所述架构参数，配置所述高速缓冲存储器的数据处理功能；接收到针对配置后的高速缓冲存储器的数据处理指令后，基于所述数据处理功能相关的执行逻辑，对所述高速缓冲存储器的架构进行模拟。2.如权利要求1所述的方法，其特征在于，所述基于所述数据处理功能相关的执行逻辑，对所述高速缓冲存储器的架构进行模拟，包括：基于主频配置对所述数据处理指令进行延时模拟，并控制所述高速缓冲存储器基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应处理，以实现对所述高速缓冲存储器的架构的模拟。3.如权利要求2所述的方法，其特征在于，所述基于主频配置对所述数据处理指令进行延时模拟，并控制所述高速缓冲存储器基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应处理，包括：按照主频配置设置发送周期，以进行延时模拟；通过发送线程，在各个发送周期循环执行以下操作：基于指令解析功能对所述数据处理指令进行指令类型解析处理；基于解析出的指令类型，将所述数据处理指令发送至所述高速缓冲存储器相应的处理子模块，以基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应数据处理。4.如权利要求3所述的方法，其特征在于，基于所述数据处理指令，及所述数据处理功能相关的执行逻辑做出相应数据处理，包括：按照主频配置设置接收周期，以进行延时模拟；通过接收线程，在各个接收周期循环执行以下操作：接收所述发送线程发送的数据处理指令；基于指令解析功能对所述数据处理指令进行指令类型解析处理，以在所述高速缓冲存储器相应的处理子模块，基于指令类型解析结果，及所述数据处理功能相关的执行逻辑做出相应数据处理。5.如权利要求1所述的方法，其特征在于，所述架构参数包括表征数据处理方式的架构功能参数时，所述基于所述架构参数，配置所述高速缓冲存储器的数据处理功能，包括：若所述架构功能参数包括缓存协议参数，则基于所述缓存协议参数，配置所述高速缓冲存储器的一致...

【专利技术属性】
技术研发人员：张朝力，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：