像素电路及其驱动方法和显示面板技术

本发明专利技术实施例公开了一种像素电路及其驱动方法和显示面板。该像素电路包括：驱动晶体管、补偿模块、漏电控制模块、数据写入模块、存储模块和发光控制模块；其中，补偿模块用于对驱动晶体管的阈值电压进行补偿；漏电控制模块用于响应其控制端的信号对驱动晶体管的栅极电压进行初始化，以及对驱动晶体管的栅极和第一初始化信号端之间的漏电流进行控制；数据写入模块用于响应其控制端的信号根据数据电压端的信号对漏电控制模块的控制端的信号进行控制；存储模块用于分别对驱动晶体管的栅极和漏电控制模块的控制端的电压进行存储。与现有技术相比，本发明专利技术实施例有助于优化显示面板的显示效果，并提升显示面板灰阶控制的灵活度。并提升显示面板灰阶控制的灵活度。并提升显示面板灰阶控制的灵活度。

【技术实现步骤摘要】
像素电路及其驱动方法和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路及其驱动方法和显示面板。

技术介绍

[0002]随着显示技术的不断发展，人们对于显示面板的性能要求越来越高。显示面板中包括像素电路，目前，由于像素电路的电源信号存在压降以及像素电路中的晶体管存在特性差异等问题，使得显示面板的显示效果较差，影响了显示面板的性能。

技术实现思路

[0003]本专利技术实施例提供一种像素电路及其驱动方法和显示面板，以优化显示面板的显示效果，并提升灰阶控制的灵活度。
[0004]第一方面，本专利技术实施例提供了一种像素电路，包括：
[0005]驱动晶体管，用于响应其栅极的信号产生驱动电流，以驱动发光器件发光；
[0006]补偿模块，连接于所述驱动晶体管的栅极和第二极之间，用于对所述驱动晶体管的阈值电压进行补偿；
[0007]漏电控制模块，连接于所述驱动晶体管的栅极和第一初始化信号端之间，用于响应其控制端的信号对所述驱动晶体管的栅极电压进行初始化，以及对所述驱动晶体管的栅极和所述第一初始化信号端之间的漏电流进行控制；
[0008]数据写入模块，连接电源电压端、数据电压端和所述漏电控制模块的控制端，用于响应其控制端的信号根据所述数据电压端的信号对所述漏电控制模块的控制端的信号进行控制；
[0009]存储模块，连接所述电源电压端、所述驱动晶体管的栅极和所述漏电控制模块的控制端，用于分别对所述驱动晶体管的栅极和所述漏电控制模块的控制端的电压进行存储；
[0010]发光控制模块，连接于所述驱动晶体管的第二极和所述发光器件之间，用于响应发光控制信号而导通或断开所述驱动晶体管和所述发光器件。
[0011]可选地，所述数据写入模块包括数据写入单元和耦合单元；
[0012]所述数据写入单元的控制端作为所述数据写入模块的控制端，所述数据写入单元的第一端连接所述数据电压端，所述数据写入单元的第二端连接所述耦合单元的第一端，用于响应于其控制端的信号将所述数据电压端的信号写入所述耦合单元的第一端；
[0013]所述耦合单元的第二端连接所述漏电控制模块的控制端，用于根据所述数据电压端的电压跳变对所述漏电控制模块的控制端的信号进行耦合；
[0014]优选地，所述数据写入单元包括第一晶体管，所述耦合单元包括第一电容；所述第一晶体管的栅极作为所述数据写入单元的控制端，连接第一扫描信号端，所述第一晶体管的第一极连接所述数据电压端，所述第一晶体管的第二极连接所述第一电容的第一电极，
所述第一电容的第二电极连接所述漏电控制模块的控制端；
[0015]优选地，所述数据写入模块还包括存储单元，所述存储单元连接于所述电源电压端和所述耦合单元的第一端之间，用于对所述耦合单元的第一端的电压进行存储；
[0016]优选地，所述存储单元包括第二电容，所述第二电容连接于所述电源电压端和所述第一电容的第一电极之间。
[0017]可选地，所述漏电控制模块包括第二晶体管和第三晶体管；
[0018]所述第二晶体管的栅极作为所述漏电控制模块的控制端，所述第二晶体管的第一极连接所述第一初始化信号端，所述第二晶体管的第二极连接所述驱动晶体管的栅极；
[0019]所述第三晶体管的栅极连接第二扫描信号端，所述第三晶体管的第一极连接所述第二晶体管的第一极，所述第三晶体管的第二极连接所述第二晶体管的栅极。
[0020]可选地，所述驱动晶体管产生的驱动电流关于所述数据电压端的电压跳变量呈正相关；
[0021]优选地，所述第二晶体管的电流表示为：
[0022][0023]所述驱动晶体管产生的驱动电流表示为：
[0024][0025]其中，I
ds2
为所述第二晶体管的电流，I
ds
为所述驱动晶体管产生的驱动电流，W是晶体管的沟道宽度，L是晶体管的沟道长度，μ是晶体管的电子迁移率，C
OX
是晶体管的单位面积沟道电容，ΔV是所述数据电压端的电压跳变量，V(t)是所述驱动晶体管的栅极电压变化量，且V(t)关于I
ds2
呈正相关。
[0026]可选地，所述像素电路还包括：
[0027]初始化模块，连接于第二初始化信号端和所述漏电控制模块的控制端之间，用于对所述漏电控制模块的控制端的电压进行初始化；
[0028]优选地，所述初始化模块包括第四晶体管，所述第四晶体管的栅极连接第三扫描信号端，所述第四晶体管的第一极连接所述第二初始化信号端，所述第四晶体管的第二极连接所述漏电控制模块的控制端。
[0029]可选地，所述存储模块包括第三电容和第四电容，所述第三电容连接于所述电源电压端和所述漏电控制模块的控制端之间，所述第四电容连接于所述电源电压端和所述驱动晶体管的栅极之间；
[0030]所述补偿模块包括第五晶体管，所述第五晶体管的栅极连接第二扫描信号端，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述驱动晶体管的栅极；
[0031]所述发光控制模块包括第六晶体管，所述第六晶体管的栅极连接发光控制信号端，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光器件的第一极；
[0032]优选地，还包括第七晶体管，所述第七晶体管的栅极连接第四扫描信号端，所述第
七晶体管的第一极连接所述电源电压端，所述第七晶体管的第二极连接所述驱动晶体管的第一极。
[0033]第二方面，本专利技术实施例还提供了一种显示面板，包括第一方面所述的像素电路。
[0034]第三方面，本专利技术实施例还提供了一种像素电路的驱动方法，所述像素电路包括驱动晶体管；补偿模块，连接于所述驱动晶体管的栅极和第二极之间，用于对所述驱动晶体管的阈值电压进行补偿；漏电控制模块，连接于所述驱动晶体管的栅极和第一初始化信号端之间；数据写入模块，连接电源电压端、数据电压端和所述漏电控制模块的控制端；存储模块，连接所述电源电压端、所述驱动晶体管的栅极和所述漏电控制模块的控制端，用于分别对所述驱动晶体管的栅极和所述漏电控制模块的控制端的电压进行存储；发光控制模块，连接于所述驱动晶体管的第二极和所述发光器件之间，用于响应发光控制信号而导通或断开所述驱动晶体管和所述发光器件；
[0035]所述像素电路的工作阶段包括初始化阶段、电源电压补偿阶段、数据电压写入阶段和发光阶段；所述像素电路的驱动方法包括：
[0036]在所述初始化阶段，通过所述漏电控制模块响应其控制端的信号对所述驱动晶体管的栅极电压进行初始化；
[0037]在所述电源电压补偿阶段，通过所述电源电压端接入的电源电压对所述漏电控制模块的控制端和所述驱动晶体管的栅极的电压进行补偿；
[0038]在所述数据写入阶段，通过所述数据写入模块响应其控制端的信号根据所述数据电压端的信号对所述漏电控制模块的控制端的信号进行控制；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动晶体管，用于响应其栅极的信号产生驱动电流，以驱动发光器件发光；补偿模块，连接于所述驱动晶体管的栅极和第二极之间，用于对所述驱动晶体管的阈值电压进行补偿；漏电控制模块，连接于所述驱动晶体管的栅极和第一初始化信号端之间，用于响应其控制端的信号对所述驱动晶体管的栅极电压进行初始化，以及对所述驱动晶体管的栅极和所述第一初始化信号端之间的漏电流进行控制；数据写入模块，连接电源电压端、数据电压端和所述漏电控制模块的控制端，用于响应其控制端的信号根据所述数据电压端的信号对所述漏电控制模块的控制端的信号进行控制；存储模块，连接所述电源电压端、所述驱动晶体管的栅极和所述漏电控制模块的控制端，用于分别对所述驱动晶体管的栅极和所述漏电控制模块的控制端的电压进行存储；发光控制模块，连接于所述驱动晶体管的第二极和所述发光器件之间，用于响应发光控制信号而导通或断开所述驱动晶体管和所述发光器件。2.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括数据写入单元和耦合单元；所述数据写入单元的控制端作为所述数据写入模块的控制端，所述数据写入单元的第一端连接所述数据电压端，所述数据写入单元的第二端连接所述耦合单元的第一端，用于响应于其控制端的信号将所述数据电压端的信号写入所述耦合单元的第一端；所述耦合单元的第二端连接所述漏电控制模块的控制端，用于根据所述数据电压端的电压跳变对所述漏电控制模块的控制端的信号进行耦合；优选地，所述数据写入单元包括第一晶体管，所述耦合单元包括第一电容；所述第一晶体管的栅极作为所述数据写入单元的控制端，连接第一扫描信号端，所述第一晶体管的第一极连接所述数据电压端，所述第一晶体管的第二极连接所述第一电容的第一电极，所述第一电容的第二电极连接所述漏电控制模块的控制端；优选地，所述数据写入模块还包括存储单元，所述存储单元连接于所述电源电压端和所述耦合单元的第一端之间，用于对所述耦合单元的第一端的电压进行存储；优选地，所述存储单元包括第二电容，所述第二电容连接于所述电源电压端和所述第一电容的第一电极之间。3.根据权利要求1所述的像素电路，其特征在于，所述漏电控制模块包括第二晶体管和第三晶体管；所述第二晶体管的栅极作为所述漏电控制模块的控制端，所述第二晶体管的第一极连接所述第一初始化信号端，所述第二晶体管的第二极连接所述驱动晶体管的栅极；所述第三晶体管的栅极连接第二扫描信号端，所述第三晶体管的第一极连接所述第二晶体管的第一极，所述第三晶体管的第二极连接所述第二晶体管的栅极。4.根据权利要求3所述的像素电路，其特征在于，所述驱动晶体管产生的驱动电流关于所述数据电压端的电压跳变量呈正相关；优选地，所述第二晶体管的电流表示为：
所述驱动晶体管产生的驱动电流表示为：其中，I
ds2
为所述第二晶体管的电流，I
ds
为所述驱动晶体管产生的驱动电流，W是晶体管的沟道宽度，L是晶体管的沟道长度，μ是晶体管的电子迁移率，C
OX
是晶体管的单位面积沟道电容，ΔV是所述数据电压端的电压跳变量，V(t)是所述驱动晶体管的栅极电压变化量，且V(t)关于I
ds2
呈正相关。5.根据权利要求1所述的像素电路，其特征在于，还包括：初始化模块，连接于第二初始化信号端和所述漏电控制模块的控制端之间，用于对所述漏电控制模块的控制端的电压进行初始化；优选地，所述初始化模块包括第四晶体管，所述第四晶体管的栅极连接第三扫描信号端，所述第四晶体管的第一极连接所述第二初始化信号端，所述第四晶体管的第二极连接所述漏电控制模块的控制端。6.根据权利要求1所述的像素电路，其特征在于，所述存储模块包括第三电容和第四电容，所述第三电容连接于所述电源电压端和所述漏电控制模块的控制端之间，所述第四电...

【专利技术属性】
技术研发人员：李洋，钱先锐，李云泽，谭文，黄飞，万宝红，
申请(专利权)人：成都辰显光电有限公司，
类型：发明
国别省市：