用于高速数据和低速指令信号传输的接收器及传输器制造技术

本发明专利技术公开了一种接收器和传输器。所述接收器用来从传输器接收一串行指令信号及一串行数据信号，并包括一第一时钟数据恢复电路、一控制电路及一第二时钟数据恢复电路。该第一时钟数据恢复电路可用来处理该串行指令信号，以产生一时钟信号。该控制电路耦接于该第一时钟数据恢复电路，可用来根据该串行指令信号及来自于该第一时钟数据恢复电路的该时钟信号，产生一控制信号。该第二时钟数据恢复电路耦接于该控制电路，可用来根据来自于该控制电路的该控制信号，对该串行数据信号进行处理。对该串行数据信号进行处理。对该串行数据信号进行处理。

【技术实现步骤摘要】
用于高速数据和低速指令信号传输的接收器及传输器
[0001]原申请案的申请日是2021年3月17日，原申请案的申请号是202110286724.7，且原申请案的专利技术名称是“用于高速数据和低速指令信号传输的接收器及传输器”。


[0002]本专利技术涉及一种信号传输系统，尤其涉及一种具有接收器和传输器且具备高速数据及低速指令信号传输能力的信号传输系统。

技术介绍

[0003]在传统电路板上的信号传输系统中，当电源启动之后，主机端装置应发送指令信号以控制从属端装置开始运作，接着，数据信号可在主机端装置和从属端装置之间传送。
[0004]信号传输系统存在多种常见的信号传输方法。在一示例中，指令信号是利用与高速数据速率相同的信号速率进行传输，以实现高速序列传输，然而，在指令信号被正确接收以前，接收器可能无法完成设定以正常接收高速指令信号。在另一实施例中，也可将指令信号独立传送，但其存在路径数较多和硬体设置上的缺点。或者，从属端装置可被提供给固定的设定值，但此设定值无法在不同情况下弹性地进行调整。
[0005]因此，实有必要提出一种新式的信号传输系统，其具备传送低速指令信号和高速数据信号的能力。

技术实现思路

[0006]因此，本专利技术的主要目的即在于提供一种具有接收器和传输器且具备高速数据及低速指令信号传输能力的信号传输系统。
[0007]本专利技术的一实施例公开了一种接收器，用来接收一串行指令信号及一串行数据信号。该接收器包括一第一时钟数据恢复(Clock and Data Recovery，CDR)电路、一控制电路及一第二时钟数据恢复电路。该第一时钟数据恢复电路可用来处理该串行指令信号，以产生一时钟信号。该控制电路耦接于该第一时钟数据恢复电路，可用来根据该串行指令信号及来自于该第一时钟数据恢复电路的该时钟信号，产生一控制信号。该第二时钟数据恢复电路耦接于该控制电路，可用来根据来自于该控制电路的该控制信号，对该串行数据信号进行处理。
[0008]本专利技术的另一实施例公开了一种传输器，用来传送一串行指令信号及一串行数据信号。该传输器包括一序列化器(Serializer)及一多路复用器(Multiplexer)。该序列化器可用来产生该串行数据信号。该多路复用器耦接于该序列化器，用来选择输出该串行指令信号或该串行数据信号。
[0009]本专利技术的另一实施例公开了一种接收器，其可通过多个信道耦接于一传输器，用来接收来自于该传输器的一串行指令信号及一串行数据信号。该接收器包括一控制电路及一第一时钟数据恢复电路。该控制电路可用来通过该多个信道中的一第一信道接收该串行指令信号，并通过该多个信道中的一第二信道接收一时钟信号，以根据该串行指令信号及
该时钟信号来产生一第一控制信号。该第一时钟数据恢复电路耦接于该控制电路，可用来根据来自于该控制电路的该第一控制信号，对该串行数据信号进行处理。
[0010]本专利技术的另一实施例公开了一种传输器，其可通过多个信道耦接于一接收器，用来传送一串行指令信号及一串行数据信号至该接收器。该传输器包括一序列化器及一第一多路复用器。该序列化器可用来产生该串行数据信号。该第一多路复用器耦接于该序列化器，可用来选择传送该串行指令信号或该串行数据信号至该多个信道中的一第一信道。其中，对应于该串行指令信号的一时钟信号是通过该多个信道中的一第二信道进行传送。
附图说明
[0011]图1至图3为一信号传输系统的示意图。
[0012]图4及图5为本专利技术实施例一信号传输系统的示意图。
[0013]图6示出了数种可用于信号传输系统的示例性曼彻斯特编码法。
[0014]图7为本专利技术实施例另一信号传输系统的示意图。
[0015]图8为本专利技术实施例又一信号传输系统的示意图。
[0016]其中，附图标记说明如下：
[0017]10、20、30、40、50、70、80信号传输系统
[0018]100、200、300、400、500、700、800传输器
[0019]102、202、302、402、502、702、802序列化器
[0020]104、204、214、304、404、504、704_1、输出缓冲器
[0021]704_2、804
[0022]150、250、350、450、550、750、850接收器
[0023]152、252、352、452、552、752、852终端电路
[0024]154、254、354、454、554、754、854均衡器
[0025]156、256、356、456_1、456_2、556_1、时钟数据恢复电路756、856
[0026]158、258、358、458、558、758、858控制电路
[0027]160、260、360、460、560、760、860去序列化器
[0028]162分频器
[0029]CH1、CH2、CHa、CHb信道
[0030]406、506、706、806多路复用器
[0031]508曼彻斯特编码器
[0032]510异或门
[0033]556_2曼彻斯特解码器
[0034]P1、P2收发器对
具体实施方式
[0035]请参考图1，图1为一信号传输系统10的示意图。如图1所示，信号传输系统10包括一传输器100及一接收器150。传输器100可以是位于电路板上的一主机端装置(如系统处理器)，其包括一序列化器(Serializer)102及一输出缓冲器104。来自于系统处理器中数位电路的串行指令信号及串行数据信号可通过传输器100进行传送。序列化器102可对指令信号
和数据信号执行并行到串行转换，以产生序列化的指令信号和数据信号。输出缓冲器104则用来输出指令信号和数据信号至接收器150。
[0036]接收器150可以是位于电路板上的一从属端装置(如功能性集成电路(Integrated Circuit，IC))，其包括一终端电路152、一均衡器(Equalizer)154、一时钟数据恢复(Clock and Data Recovery，CDR)电路156、一控制电路158、一去序列化器(Deserializer)160及一分频器(Frequency Divider)162。终端电路152通常设置于一高速传输系统，用来进行阻抗匹配，其可包括终端电阻或任何可产生阻抗的其它类似的电路组件。均衡器154可用来补偿信道上产生的信号损失。时钟数据恢复电路156可用来取出内嵌于所接收指令信号及数据信号的时钟信号。接着，时钟信号可借由分频器162进行分割，以产生另一具有较低频率的时钟信号，以提供给控制电路158使用。控制电路158可以是设置于集成电路内部的数位电路，其可用来控制接收器150中各电路方块的各项运作。去序列化器160可用来对数据信号执行串行到并行转换，从而以并行形式输出数据信号至后续电路。
[0037]如图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种传输器，用来传送一串行指令信号及一串行数据信号，该传输器包括：一序列化器，用来产生该串行数据信号；以及一多路复用器，耦接于该序列化器，用来选择输出该串行指令信号或该串行数据信号。2.如权利要求1所述的传输器，其特征在于，该传输器用来通过相同信道来传送该串行指令信号及该串行数据信号。3.如权利要求1所述的传输器，其特征在于，该串行数据信号的数据速率大于该串行指令信号的信号速率。4.如权利要求1所述的传输器，其特征在于，该传输器用来在传送该串行数据信号之前传送该串行指令信号。5.如权利要求1所述的传输器，其特征在于，还包括：一编码器，耦接于该多路复用器，用来根据一类曼彻斯特编码法，对该串行指令信号进行编码。6.如权利要求5所述的传输器，其特征在于，该编码器包括：一第一输入端，用来接收该串行指令信号；一第二输入端，用来接收一时钟信号；以及一输出端，用来输出借由该时钟信号编码后的该串行指令信号。7.如权利要求1所述的传输器，其特征在于，还包括：一输出缓冲器，耦接于该多路复用器，用来输出该串行指令信号及该串行数据信号。8.一种传输器，通过多个信道耦接于一接收器，用来传送一串行指令信号及一串行数据信号至该接收器，该传输器包括：一序列化器，用来产生该串行数据信号；以及一第...

【专利技术属性】
技术研发人员：方咏仁，王裕翔，叶哲维，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：