分频电路及应用其的时钟模块、芯片以及计算设备制造技术

本发明专利技术提供一种分频电路及应用其的时钟模块、芯片以及计算设备。分频电路包括一计数比较单元，用于接收一第一时钟信号以及一比较参考信号，并输出一计数信号；一同步单元，用于接收一更新指示信号，并输出一更新请求信号；一分频参数更新单元，用于接收所述计数信号、所述更新请求信号以及一分频参数，并输出一分频时钟使能信号；一门控时钟单元，用于接收所述第一时钟信号以及所述分频时钟使能信号，并输出一第二时钟信号；其中，所述第二时钟信号的频率和/或占空比根据所述分频参数来确定。的频率和/或占空比根据所述分频参数来确定。的频率和/或占空比根据所述分频参数来确定。

【技术实现步骤摘要】
分频电路及应用其的时钟模块、芯片以及计算设备


[0001]本专利技术涉及一种时钟分频电路，尤其涉及一种能够灵活分频的分频电路及应用其的时钟模块、芯片及计算设备。

技术介绍

[0002]芯片在工作过程中，需要工作时钟能提供不同的频率或不同的占空比，以适应不同的性能需求和功耗要求。
[0003]现有技术中，常用的分频电路都是基于整数分频，分频出来的时钟频率和原时钟为整数倍关系，且分频出来的时钟占空比为50％。
[0004]因此，如何能够提供一种可以实现占空比非50％的任意分频，灵活适应不同需求的分频电路实为需要解决的问题。

技术实现思路

[0005]为了解决上述问题，本专利技术提供一种分频电路及应用其的时钟模块、芯片及计算设备，可以实现不同频率以及任意占空比的时钟频率，有效提升计算设备的性能，降低功耗。
[0006]为了实现上述目的，本专利技术提供一种分频电路，包括一计数比较单元，用于接收一第一时钟信号以及一比较参考信号，并输出一计数信号；一同步单元，用于接收一更新指示信号，并输出一更新请求信号；一分频参数更新单元，用于接收所述计数信号、所述更新请求信号以及一分频参数，并输出一分频时钟使能信号；一门控时钟单元，用于接收所述第一时钟信号以及所述分频时钟使能信号，并输出一第二时钟信号；其中，所述第二时钟信号的频率和/或占空比根据所述分频参数来确定。
[0007]上述的分频电路，其中，所述分频参数的位数为N，且所述分频参数中的每一位分别控制所述门控时钟单元。
[0008]上述的分频电路，其中，所述第二时钟信号的类型数量为2
N
。
[0009]上述的分频电路，其中，所述计数比较单元具有一第一端、一第二端以及一第三端，所述计数比较单元的第一端电性连接至所述第一时钟信号，所述计数比较单元的第二端电性连接至所述比较参考信号，所述计数比较单元的第三端电性连接至所述计数信号。
[0010]上述的分频电路，其中，所述计数比较单元进一步包括：
[0011]一计数器，具有一第一端以及一第二端，所述计数器的第一端电性连接至所述第一时钟信号；
[0012]一比较器，具有一第一端、一第二端以及一第三端，所述比较器的第一端电性连接至所述计数器的第二端，所述比较器的第二端电性连接至所述比较参考信号，所述比较器的第三端电性连接至所述计数信号。
[0013]上述的分频电路，其中，所述同步单元具有一第一端、一第二端以及一第三端，所述同步单元的第一端电性连接至所述更新指示信号，所述同步单元的第二端电性连接至所
述第一时钟信号，所述同步单元的第三端电性连接至所述更新请求信号。
[0014]上述的分频电路，其中，所述同步单元进一步包括：
[0015]一第一触发器，具有一第一端、一第二端以及一第三端，所述第一触发器的第一端电性连接至所述更新指示信号，所述第一触发器的第二端电性连接至所述第一时钟信号；
[0016]一第二触发器，具有一第一端、一第二端以及一第三端，所述第二触发器的第一端电性连接至所述第一触发器的第三端，所述第二触发器的第二端电性连接至所述第一时钟信号；
[0017]一异或门，具有一第一端、一第二端以及一第三端，所述异或门的第一端电性连接至所述第一触发器的第三端，所述异或门的第二端电性连接至所述第二触发器的第三端，所述异或门的第三端电性连接至所述更新请求信号。
[0018]上述的分频电路，其中，所述分频参数更新单元具有一第一端、一第二端、一第三端、一第四端以及一第五端，所述分频参数更新单元的第一端电性连接至所述计数信号，所述分频参数更新单元的第二端电性连接至所述更新请求信号，所述分频参数更新单元的第三端电性连接至所述第一时钟信号，所述分频参数更新单元的第四端电性连接至所述分频参数，所述分频参数更新单元的第五端电性连接至所述分频时钟使能信号。
[0019]上述的分频电路，其中，所述分频参数更新单元进一步包括：
[0020]一维持电路，用于接收所述计数信号和所述更新请求信号并输出一更新保持信号；
[0021]一参数更新电路，用于接收所述计数信号、所述更新保持信号以及所述分频参数，并输出所述分频时钟使能信号。
[0022]上述的分频电路，其中，所述维持电路包括：
[0023]一第一反向器，具有一第一端以及一第二端，所述第一反向器的第一端电性连接至所述计数信号；
[0024]一第一与门，具有一第一端、一第二端以及一第三端，所述第一与门的第一端电性连接至所述第一反向器的第二端，所述第一与门的第二端电性连接至所述更新保持信号；
[0025]一第一或门，具有一第一端、一第二端以及一第三端，所述第一或门的第一端电性连接至所述第一与门的第三端，所述第一或门的第二端电性连接至所述更新请求信号；
[0026]一第三触发器，具有一第一端、一第二端以及一第三端，所述第三触发器的第一端电性连接至所述第一或门的第三端，所述第三触发器的第二端电性连接至所述第一时钟信号，所述第三触发器的第三端电性连接至所述更新保持信号。
[0027]上述的分频电路，其中，所述参数更新电路包括：
[0028]一第二与门，具有一第一端、一第二端以及一第三端，所述第二与门的第一端电性连接至所述更新保持信号，所述第二与门的第二端电性连接至所述计数信号；
[0029]一选通器，具有一第一端、一第二端、一第三端以及一控制端，所述选通器的第一端电性连接至所述分频参数，所述选通器的控制端电性连接至所述第二与门的第三端；
[0030]一移位寄存器，具有一第一端、一第二端以及一第三端，所述移位寄存器的第一端电性连接至所述选通器的第三端，所述移位寄存器的第二端电性连接至所述第一时钟信号，所述移位寄存器的第三端电性连接至所述选通器的第二端，且所述移位寄存器的第三端电性连接至所述分频时钟使能信号。
[0031]上述的分频电路，其中，所述门控时钟单元具有一第一端、一第二端以及一第三端，所述门控时钟单元的第一端电性连接至所述分频时钟使能信号，所述门控时钟单元的第二端电性连接至所述第一时钟信号，所述门控时钟单元的第三端电性连接至所述第二时钟信号。
[0032]上述的分频电路，其中，所述比较参考信号由所述分频参数更新单元提供。
[0033]上述的分频电路，其中，所述分频参数更新单元具有一第一端、一第二端、一第三端、一第四端、一第五端以及一第六端，所述分频参数更新单元的第一端电性连接至所述计数信号，所述分频参数更新单元的第二端电性连接至所述更新请求信号，所述分频参数更新单元的第三端电性连接至所述第一时钟信号，所述分频参数更新单元的第四端电性连接至所述分频参数，所述分频参数更新单元的第五端电性连接至一当前分频参数，所述分频参数更新单元的第六端电性连接至所述分频时钟使能信号。
[0034]上述的分频电路，其中，所述分频参数更新单元进一步包括：
[0035]一维持电路，用于接收所述计数信号和所述更本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分频电路，其特征在于，包括：一计数比较单元，用于接收一第一时钟信号以及一比较参考信号，并输出一计数信号；一同步单元，用于接收一更新指示信号，并输出一更新请求信号；一分频参数更新单元，用于接收所述计数信号、所述更新请求信号以及一分频参数，并输出一分频时钟使能信号；一门控时钟单元，用于接收所述第一时钟信号以及所述分频时钟使能信号，并输出一第二时钟信号；其中，所述第二时钟信号的频率和/或占空比根据所述分频参数来确定。2.如权利要求1所述的分频电路，其特征在于：所述分频参数的位数为N，且所述分频参数中的每一位分别控制所述门控时钟单元。3.如权利要求2所述的分频电路，其特征在于：所述第二时钟信号的类型数量为2
N
。4.如权利要求1所述的分频电路，其特征在于：所述计数比较单元具有一第一端、一第二端以及一第三端，所述计数比较单元的第一端电性连接至所述第一时钟信号，所述计数比较单元的第二端电性连接至所述比较参考信号，所述计数比较单元的第三端电性连接至所述计数信号。5.如权利要求4所述的分频电路，其特征在于：所述计数比较单元进一步包括：一计数器，具有一第一端以及一第二端，所述计数器的第一端电性连接至所述第一时钟信号；一比较器，具有一第一端、一第二端以及一第三端，所述比较器的第一端电性连接至所述计数器的第二端，所述比较器的第二端电性连接至所述比较参考信号，所述比较器的第三端电性连接至所述计数信号。6.如权利要求1所述的分频电路，其特征在于：所述同步单元具有一第一端、一第二端以及一第三端，所述同步单元的第一端电性连接至所述更新指示信号，所述同步单元的第二端电性连接至所述第一时钟信号，所述同步单元的第三端电性连接至所述更新请求信号。7.如权利要求6所述的分频电路，其特征在于：所述同步单元进一步包括：一第一触发器，具有一第一端、一第二端以及一第三端，所述第一触发器的第一端电性连接至所述更新指示信号，所述第一触发器的第二端电性连接至所述第一时钟信号；一第二触发器，具有一第一端、一第二端以及一第三端，所述第二触发器的第一端电性连接至所述第一触发器的第三端，所述第二触发器的第二端电性连接至所述第一时钟信号；一异或门，具有一第一端、一第二端以及一第三端，所述异或门的第一端电性连接至所述第一触发器的第三端，所述异或门的第二端电性连接至所述第二触发器的第三端，所述异或门的第三端电性连接至所述更新请求信号。8.如权利要求1所述的分频电路，其特征在于：所述分频参数更新单元具有一第一端、一第二端、一第三端、一第四端以及一第五端，所述分频参数更新单元的第一端电性连接至所述计数信号，所述分频参数更新单元的第二端电性连接至所述更新请求信号，所述分频参数更新单元的第三端电性连接至所述第一时钟信号，所述分频参数更新单元的第四端电性连接至所述分频参数，所述分频参数更新单元的第五端电性连接至所述分频时钟使能信
号。9.如权利要求8所述的分频电路，其特征在于：所述分频参数更新单元进一步包括：一维持电路，用于接收所述计数信号和所述更新请求信号并输出一更新保持信号；一参数更新电路，用于接收所述计数信号、所述更新保持信号以及所述分频参数，并输出所述分频时钟使能信号。10.如权利要求9所述的分频电路，其特征在于：所述维持电路包括：一第一反向器，具有一第一端以及一第二端，所述第一反向器的第一端电性连接至所述计数信号；一第一与门，具有一第一端、一第二端以及一第三端，所述第一与门的第一端电性连接至所述第一反向器的第二端，所述第一与门的第二端电性连接至所述更新保持信号；一第一或门，具有一第一端、一第二端以及一第三端，所述第一或门的第一端电性连接至所述第一与门的第三端，所述第一或门的第二端电性连接至所述更新请求信号；一第三触发器，具有一第一端、一第二端以及一第三端，所述第三触发器的第一端电性连接至所述第一或门的第三端，所述第三触发器的第二端电性连接至所述第一时钟信号，所述第三触发器的第三端电性连接至所述更新保持信号。11.如权利要求9所述的...

【专利技术属性】
技术研发人员：李瑞征，王润泽，孙刚，张楠赓，
申请(专利权)人：杭州嘉楠耘智信息科技有限公司，
类型：发明
国别省市：