差分放大电路制造技术

本发明专利技术的差分放大电路(1)包含差分输入电路(DI)，该差分输入电路(DI)包含第一以及第二晶体管(Q4、Q5)，差分放大电路(1)对所述第一晶体管(Q5)的控制端子被施加的第一输入电压(VINP)与所述第二晶体管(Q4)的控制端子被施加的第二输入电压(VINN)之间的差电压进行放大并输出。所述差分输入电路(DI)包含P沟道耗尽型晶体管(Q10)，该P沟道耗尽型晶体管(Q10)具有与所述第一晶体管(Q5)的控制端子连接的栅极、以及与所述第二晶体管(Q4)的控制端子连接的源极，作为所述差分放大电路(1)的偏置电流源动作。流源动作。流源动作。

【技术实现步骤摘要】
【国外来华专利技术】差分放大电路


[0001]本专利技术涉及例如在作为DCDC转换器的结构元素的误差放大器或者比较器中使用的差分放大电路。

技术介绍

[0002]近年来，要求使DCDC转换器的耗电降低。已知使作为DCDC转换器的结构元素的误差放大器或者比较器的耗电降低的如下技术：在DCDC转换器的负载小的情况下，通过对误差放大器或者比较器被供应的偏置电流进行限制，从而使消耗电流降低，在负载大的情况下，通过使误差放大器或者比较器被供应的偏置电流增加，从而能够进行快速动作。
[0003]例如在专利文献1中，为了提供与输入差分信号的电位差相应地对电流供应能力进行优化的差分放大装置，差分放大装置具有：差分放大器，具有与输入电压的电位差相应的电流驱动能力；调整部，输出具有与输入电压的电位差相应的电压振幅的调整信号；以及电流源，与调整信号相应地对差分放大器的电流驱动能力进行调整。在此，其特征在于，在调整部中，在差分信号间的电位差成为设定值以上的情况下，开始对调整信号的电压值进行调整。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2011
‑
035845号公报

技术实现思路

[0007]专利技术要解决的课题
[0008]但是，以往的电流切换技术需要追加配置用于变更偏置电流的电流源以及起到开关的作用的晶体管，存在为了兼顾低消耗电流与快速动作而电路面积变大这样的问题。
[0009]此外，如果想要像面向LDO(低压差(Low Drop/>‑
Out))稳压器的技术那样无缝地使与负载相应的偏置电流增加，则在DCDC转换器的情况下需要对电感器电流进行监视，需要专用的电路等，仍然存在电路面积变大这样的问题。
[0010]本专利技术的目的在于，解决以上的问题点，在例如在作为DCDC转换器的结构元素的误差放大器或者比较器中使用的差分放大电路中，不使电路面积变大就实现低消耗电流与快速动作的兼顾。
[0011]用于解决课题的手段
[0012]本专利技术的一方式所涉及的差分放大电路包含差分输入电路，该差分输入电路包含第一以及第二晶体管，该差分放大电路对所述第一晶体管的控制端子被施加的第一输入电压与所述第二晶体管的控制端子被施加的第二输入电压之间的差电压进行放大并输出，
[0013]所述差分输入电路包含P沟道耗尽型晶体管，该P沟道耗尽型晶体管具有与所述第一晶体管的控制端子连接的栅极、以及与所述第二晶体管的控制端子连接的源极，作为所述差分放大电路的偏置电流源动作。
[0014]专利技术效果
[0015]从而，根据本专利技术所涉及的差分放大电路，所述差分输入电路包含P沟道耗尽型晶体管，该P沟道耗尽型晶体管具有与所述第一晶体管的控制端子连接的栅极、以及与所述第二晶体管的控制端子连接的源极，作为所述差分放大电路的偏置电流源动作。因此，在例如在作为DCDC转换器的结构元素的误差放大器或者比较器中使用的差分放大电路中，能够不增大电路面积就实现低消耗电流与快速动作的兼顾。
附图说明
[0016]图1是表示实施方式1所涉及的差分放大电路1的结构例的电路图。
[0017]图2是表示图1的P沟道耗尽型MOS晶体管Q10的漏极
‑
源极电流Ids相对于源极
‑
栅极间电压Vgs的特性的一例的图表。
[0018]图3是表示实施方式2所涉及的使用差分放大电路1的线性稳压器10的结构例的电路图。
具体实施方式
[0019]以下，参照附图说明本专利技术所涉及的实施方式以及变形例。另外，针对相同或者同样的结构元素附加相同的标号。
[0020](专利技术人的知识和见识)
[0021]本专利技术所涉及的实施方式关于在要求低消耗电流与快速动作的DCDC转换器中使用的误差放大器(error amplifier)或者比较器(comparator)，具有以下的特征。在本实施方式中，其特征在于设为如下结构：采用阈值为0V附近的P沟道耗尽型晶体管作为偏置电流源，并将差分输入级的两个输入端子与该P沟道耗尽型晶体管的栅极和源极连接，由此，与两个输入端子的电位差相应的电流被P沟道耗尽型晶体管自动且无缝地供应给电路。
[0022]以下，参照附图详细说明本实施方式的实施方式以及变形例。
[0023](实施方式1)
[0024]图1是表示实施方式1所涉及的差分放大电路1的结构例的电路图。在图1中，差分放大电路1构成为具备差分输入电路DI、以及源极接地放大电路SA。在此，差分输入电路DI构成为具备：包含P沟道MOS(金属氧化物半导体(Metal
‑
Oxide Semiconductor))场效应晶体管(以下称为PMOS晶体管或者MOS晶体管)Q1、Q2的电流镜负载电路、非反转输入端子T1、反转输入端子T2、构成一对差分对的N沟道MOS场效应晶体管(以下称为NMOS晶体管或者MOS晶体管)Q4、Q5、P沟道耗尽型MOS场效应晶体管(以下称为耗尽型PMOS晶体管或者MOS晶体管)Q10、以及包含NMOS晶体管Q6、Q8的偏置电流源电路。此外，源极接地放大电路SA构成为具备PMOS晶体管Q3、NMOS晶体管Q7和输出端子T3。在此，由3个NMOS晶体管Q6、Q7、Q8构成电流镜电路CM，作为差分放大电路1以及源极接地放大电路SA的偏置电流源动作。
[0025]在图1中，电源电压VDD经由MOS晶体管Q1的源极及漏极、MOS晶体管Q4的漏极及源极、以及MOS晶体管Q6的漏极及源极而被接地，并且经由MOS晶体管Q2的源极及漏极、MOS晶体管Q5的漏极及源极、以及MOS晶体管Q6的漏极及源极而被接地。此外，电源电压VDD经由MOS晶体管Q3的源极及漏极、以及MOS晶体管Q7的漏极及源极而被接地。MOS晶体管Q1的栅极与MOS晶体管Q2的栅极相互连接，并且与MOS晶体管Q1的漏极连接。MOS晶体管Q2的漏极与
MOS晶体管Q3的栅极连接。
[0026]在差分输入电路DI中，被施加输入电压VINP的非反转输入端子T1与MOS晶体管Q5的栅极(控制端子)以及MOS晶体管Q10的栅极(控制端子)连接。此外，被施加输入电压VINN的反转输入端子T2与MOS晶体管Q4的栅极以及MOS晶体管Q10的源极连接。
[0027]在电流镜电路CM中，MOS晶体管Q10的漏极与MOS晶体管Q8的漏极连接，并且与MOS晶体管Q6、Q7、Q8的各栅极连接。MOS晶体管Q6、Q7、Q8的源极被接地。在此，MOS晶体管Q6、Q7、Q8构成电流镜电路，MOS晶体管Q6、Q7的各漏极
‑
源极电流以与作为在MOS晶体管Q8中流动的漏极
‑
源极电流的偏置电流成比例地对应的方式流动。
[0028]如上构成的差分放大电路1从非反转输入端子T1被输入的输入电压VINP减去反转输入端子T2被输入的输入电压VINN，将通过对作为相减结果的差电压进行放大而得到的电压，作为输出电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种差分放大电路，包含差分输入电路，该差分输入电路包含第一以及第二晶体管，所述差分放大电路对所述第一晶体管的控制端子被施加的第一输入电压与所述第二晶体管的控制端子被施加的第二输入电压之间的差电压进行放大并输出，所述差分输入电路包含P沟道耗尽型晶体管，该P沟道耗尽型晶体管具有与所述第一晶体管的控制端子连接的栅极、以及与所述第二晶体管的控制端子连接的源极，作为所述差分放大...

【专利技术属性】
技术研发人员：松田智章，
申请(专利权)人：日清纺微电子有限公司，
类型：发明
国别省市：