一种高性能带隙基准电路制造技术

本发明专利技术公开了一种高性能带隙基准电路，本电路通过启动电路进行启动，然后在通过核心电路模块输出经过曲率补充电路，降低温漂系数的基准电压，基准电压在通过一二级缓冲器进行输出，在一级缓冲器进行普通增益放大，提高负载能力，在二级缓冲器，将单端输出变为差分输出，提高电路的适用性；另外还增加了调节电路单元，所述电路通过调节电路单元中的电阻阵列的控制下，使得在面对制造过程中产生的误差，依然可以保持一个比较稳定的输出结构，在缓冲器的工作下，整个基准电压模块最终提供一个稳定差分参考电压，同时输出四个稳定的电流源为偏置电流。本电路属于低功耗电路，在提高电路精度的情况下，还能够降低电路整体功耗，能够运用于多种领域。用于多种领域。用于多种领域。

【技术实现步骤摘要】
一种高性能带隙基准电路


[0001]本专利技术属于模拟电路设计领域，具体涉及一种高性能带隙基准电路。

技术介绍

[0002]带隙基准电压源用于为其他电路提供稳定、不易受电源电压和温度变化影响的电压源，是模拟电路和数字电路设计的基础。传统的带隙基准源因其工作电压高，温漂系数大，不可调节，以及制造过程中产生的误差等因素，渐渐不能再适用于各种对基准源有高要求的高性能系统中。
[0003]所以需要研发一种能够降低电路的温漂系数，减少温漂对电路的影响，提高电路的精度；提高本电路的负载能力的高性能带隙基准电路。

技术实现思路

[0004]为解决上述技术问题，本专利技术采用以下技术方案：一种高性能带隙基准电路，包括带隙基准核心模块、缓冲器模块，带隙基准核心模块接入预设电源电压并输出预设基准电压；预设基准电压经缓冲器模块输出预设差分参考电压。
[0005]优选的，所述带隙基准核心模块包括带隙基准核心电路单元、曲率修正电路单元，带隙基准核心电路单元与曲率修正电路单元连接，预设电源电压经带隙基准核心电路单元、曲率修正电路单元输出预设基准电压。
[0006]优选的，所述带隙基准核心模块还包括启动电路单元，启动电路单元输入端与带隙基准核心模块输出端连接，启动电路单元输出端接入所述带隙基准核心电路单元，启动电路单元用于为所述带隙基准核心电路单元提供启动信号。
[0007]优选的，所述启动电路包括反相器、MOS管M4，所述带隙基准核心模块输出端接反相器的输入端，反相器的输出端接MOS管M4的栅极，MOS管M4的源极接地，MOS管M4的漏极接入所述带隙基准核心电路单元。
[0008]优选的，所述带隙基准核心模块还包括与所述带隙基准核心模块输出端连接的调节电路单元，调节输出的预设基准电压。
[0009]优选的，所述调节电路单元包括预设个数串联排布的电阻，每个电阻分别并联一个MOS管。
[0010]优选的，所述缓冲器模块包括一级缓冲器单元、二级缓冲器单元，预设基准电压经一级缓冲器单元进行增益放大，然后经二级缓冲器单元输出预设差分参考电压。
[0011]优选的，所述带隙基准核心电路单元包括第一放大器、MOS管M1、MOS管M2、MOS管M3、晶体管Q1、晶体管Q2、晶体管Q3、电阻RCL1、电阻RCL2、电阻R1、电阻R2，MOS管M1、MOS管M2、MOS管M3的源极接入预设电源电压，MOS管M1、MOS管M2、MOS管M3的栅极相连接入第一放大器的输出端，MOS管M1的漏极经电阻RCL1分别连接第一放大器的正相输入端、电阻R1的一端，电阻R1的另一端连接晶体管Q1的发射极，MOS管M2的漏极经电阻RCL2分别连接第一放大
器的反相输入端、晶体管Q2的发射极，晶体管Q1、晶体管Q2、晶体管Q3的基极和集电极均接GND，MOS管M3的漏极经电阻R2与晶体管Q3的发射极连接，并且MOS管M3的漏极作为所述带隙基准核心模块输出端输出预设基准电压。
[0012]优选的，所述曲率修正电路单元包括第二放大器、MOS管M5、MOS管M6、电阻R3、电阻R4、晶体管Q4，MOS管M5、MOS管M6的源极连接并接入预设电源电压，MOS管M5、MOS管M6的栅极相连并接入第二放大器的输出端，第二放大器的反相输入端接所述MOS管M3的漏极，第二放大器的同相输入端分别连接MOS管M5的漏极、电阻R3的一端，MOS管M6的的漏极分别连接电阻R4的一端、晶体管Q4的发射极，晶体管Q4的基极和集电极、电阻R3的另一端接GND，电阻R4的另一端与所述晶体管Q3的发射极连接。
[0013]优选的，所述第一放大器、第二放大器均采用单级运算放大器。
[0014]本专利技术的有益效果是：本专利技术提供了一种高性能带隙基准电路，通过设置高阶曲率补偿修正电路模块，能够降低电路的温漂系数，减少温漂对电路的影响，从而提高电路的精度；还设置了一级和二级缓冲器，提高了本电路的负载能力，一级缓冲器采用斩波放大器，提高了基准源的输出负载能力；二级缓冲器采用全差分放大器作为缓冲器，将单端输出变为了差分输出；另外增加了Trim调节单元，主要用于改善电路在制作时，由于制作工艺而产生的误差，确定电路调修说需要的阻值和精度，来减少误差。本专利技术提供的带隙基准电路可以通过调节电阻阵列的控制下，使得在面对制造过程中产生的误差，依然可以保持一个比较稳定的输出结构；另外在缓冲器的工作下，整个基准电压模块最终提供稳定差分参考电压，同时输出四个稳定的电流源为偏置电流。本电路属于低功耗电路，在提高电路精度的情况下，还能够降低电路整体功耗，能够运用于多种领域。
附图说明
[0015]图1为本专利技术实施例中的带隙基准核心模块电路图；图2为本专利技术实施例中的带隙基准核心电路单元电路图；图3为本专利技术实施例中的曲率修正电路单元电路图；图4为本专利技术实施例中的一级缓冲器单元电路图；图5为本专利技术实施例中的二级缓冲器单元电路图；图6为本专利技术实施例中的启动电路单元电路图；图7为本专利技术实施例中的Trim调节单元等效电路图；图8为本专利技术实施例中的单级运算放大电路电路图。
具体实施方式
[0016]下面结合附图对本专利技术进行进一步说明。下面的实施例可使本专业技术人员更全面地理解本专利技术，但不以任何方式限制本专利技术。
[0017]一种高性能带隙基准电路，包括带隙基准核心模块、缓冲器模块，带隙基准核心模块接入预设电源电压并输出预设基准电压；预设基准电压经缓冲器模块输出预设差分参考电压，在提高基准源的负载功能的同时将单端参考源变为差分参考源。
[0018]如图1所示，所述带隙基准核心模块包括带隙基准核心电路单元、曲率修正电路单元，带隙基准核心电路单元与曲率修正电路单元连接，预设电源电压经带隙基准核心电路
单元、曲率修正电路单元输出预设基准电压。
[0019]具体的，所述的带隙基准核心电路单元所使用的设计采用一阶正温度系数电压补偿双极性晶体管的负温度系数电压的求和模式。该核心电路通过利用运算放大器输入端的电压钳制作用，将双极性晶体管的基极电压精准的复制到带隙基准核心电路单元中I
PTAT
电流产生支路上，在R1上形成与温度呈一阶正相关的电压差
∆
V
BE
，并得到I
PTAT
电流，通过电流镜的复制在最终在输出之路R2上形成正温度系数电压在于之路上的双极性晶体管的发射极
‑
基极电压求和得到输出的基准电压。如图2所示，所述带隙基准核心电路单元包括第一放大器、MOS管M1、MOS管M2、MOS管M3、晶体管Q1、晶体管Q2、晶体管Q3、电阻RCL1、电阻RCL2、电阻R1、电阻R2，MOS管M1、MOS管M2、MOS管M3的源极接入预设电源电压，MOS管M1、MOS管M2、MOS管M3的栅极相连接入第一放大器的输出端，MOS管M1的漏极经电阻RCL1分别连接第一放大器的正相输入端、电阻R1的一端，电阻R1的另一端连接晶体管Q1的发射极，MOS管M2的漏极经电阻RCL2分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高性能带隙基准电路，其特征在于：包括带隙基准核心模块、缓冲器模块，带隙基准核心模块接入预设电源电压并输出预设基准电压；预设基准电压经缓冲器模块输出预设差分参考电压。2.根据权利要求1所述一种高性能带隙基准电路，其特征在于：所述带隙基准核心模块包括带隙基准核心电路单元、曲率修正电路单元，带隙基准核心电路单元与曲率修正电路单元连接，预设电源电压经带隙基准核心电路单元、曲率修正电路单元输出预设基准电压。3.根据权利要求2所述一种高性能带隙基准电路，其特征在于：所述带隙基准核心模块还包括启动电路单元，启动电路单元输入端与带隙基准核心模块输出端连接，启动电路单元输出端接入所述带隙基准核心电路单元，启动电路单元用于为所述带隙基准核心电路单元提供启动信号。4.根据权利要求3所述一种高性能带隙基准电路，其特征在于：所述启动电路包括反相器、MOS管M4，所述带隙基准核心模块输出端接反相器的输入端，反相器的输出端接MOS管M4的栅极，MOS管M4的源极接地，MOS管M4的漏极接入所述带隙基准核心电路单元。5.根据权利要求2所述一种高性能带隙基准电路，其特征在于：所述带隙基准核心模块还包括与所述带隙基准核心模块输出端连接的调节电路单元，调节输出的预设基准电压。6.根据权利要求5所述一种高性能带隙基准电路，其特征在于：所述调节电路单元包括预设个数串联排布的电阻，每个电阻分别并联一个MOS管。7.根据权利要求1所述一种高性能带隙基准电路，其特征在于：所述缓冲器模块包括一级缓冲器单元、二级缓冲器单元，预设基准电压经一级缓冲器单元进行增益放大，然后经二级缓冲器单元输出预设差分参考电压。8.根据权利要求...

【专利技术属性】
技术研发人员：赵科伟，王贵宇，刘轶，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：