【技术实现步骤摘要】
半导体结构的制作方法及半导体结构
[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。
技术介绍
[0002]随着集成电路制造水平的不断发展，电子产品趋向小型化、高度集成化，叠层半导体结构封装技术应运而生。叠层半导体结构封装技术也称为三维封装技术，是指在同一个封装体内的垂直方向叠放两个以上半导体结构的封装技术。
[0003]在三维封装技术中，利用硅通孔技术(Through Silicon Via，简称TSV)在各半导体结构上制作相对应的通孔，通孔中填充导电材料，以形成硅通孔结构，利用硅通孔结构来实现堆叠的半导体结构之间的垂直导通。
[0004]但是，在形成硅通孔结构的工艺中，于基底中形成的通孔填充导电材料，比如铜、钨、铝等，因导电材料与基底的热膨胀系数相差较大，可能会引起严重的应力效应，从而造成硅通孔结构与其周围的半导体结构之间产生裂缝等问题，大大降低了半导体结构的性能。
技术实现思路
[0005]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求
【技术保护点】
【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：提供基底，所述基底上具有相对设置的第一表面和第二表面；在所述第一表面上形成第一介质层；在所述第一介质成内形成多个电容器结构，其中，多个所述电容器结构合围成排除区域；在所述第二表面上形成硅通孔结构，沿第一方向，所述硅通孔结构的一端贯穿所述基底和所述排除区域后并与多个所述电容器结构电连接。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一表面上形成第一介质层之前，还包括：在所述第一表面上形成电容接触垫。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，在所述第一介质层内形成多个电容器结构中，包括：在所述第一介质层内形成电容区域；在所述电容区域内形成电容孔，其中，所述电容孔暴露出所述电容接触垫；在所述电容孔内形成所述电容器结构。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述在所述电容孔内形成所述电容器结构中，包括：在所述电容孔内形成下电极；自对准刻蚀去除形成所述电容孔的所述第一介质层，暴露出所述下电极；在所述下电极上形成包裹所述下电极的高K介质层；在所述电容接触垫上形成覆盖所述高K介质层的上电极。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述在所述电容接触垫上形成覆盖所述高K介质层的上电极中，包括：在所述电容接触垫上形成层间介质层，所述层间介质层包裹部分所述高K介质层，所述层间介质层的顶面低于所述下电极的顶面；在所述层间介质层上形成导电层，所述导电层的顶面高于所述高K介质层的顶面，其中，所述层间介质层和所述导电层形成所述上电极。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：在所述上电极表面形成第二介质层，所述第二介质层与所述第一介质层平齐；在所述第二介质层中形成通孔，所述通孔底部暴露出所述上电极；在所述通孔内形成导电接触垫，所述导电接触垫连接所述上电极。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，在所述第二表面上形成硅通孔结构中，包括：在所述第二表面形成第一通孔，其中，所述第一通孔在所述基底上的投影区位于所述排除区域在所述基底上的投影区内；在所述第一通孔内形成硅通孔结构。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，在所述第一通孔内形成硅通孔结构中，包括：
在所述第一通孔的侧壁上形成第一阻挡层，所述第一阻挡层的内壁围成第二通孔：在所述第二通孔内形成导电插塞；其中，所述导电插塞和所述第一阻挡层形成所述硅通孔结构。9.根据权利要求7所述的半导体结构的制作方法，其特征在于，在所述第一通孔内形成硅通孔结构中，包括：在所述第一通孔的侧壁上形成依次层叠设置的第二阻挡层、第一导电层和第三阻挡层，所述第三阻挡层的内壁围合成第三通孔；在所述第三通孔内形成导电插塞；其中，所述导电插塞和所述第二阻挡层、所述第一导电层和所述第三阻挡层形成所述硅通孔结构。10.根据权利要求9所述的半导体结构的制作方法，...
【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。