一种可测试性设计安全模式控制方法及装置制造方法及图纸

本发明专利技术公开了一种可测试性设计安全模式控制方法及装置，该方法包括：响应于接收到可测试性设计DFT模式序列，获取认证序列；若所述认证序列通过，配置DFT控制寄存器；响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。本发明专利技术在DFT模式下能够保证芯片的整体复位受DFT的复位信号的控制，并能保证DFT模式不会异常退出，保证芯片的时钟电压正常，不受测试数据变化的影响，保证芯片的正常测试的顺利进行。的正常测试的顺利进行。的正常测试的顺利进行。

【技术实现步骤摘要】
一种可测试性设计安全模式控制方法及装置


[0001]本专利技术涉及数据处理
，特别是涉及一种可测试设计安全模式控制方法及装置。

技术介绍

[0002]随着集成电路的高速发展，芯片集成度越来越高，导致逻辑规模和工作模式也越来越复杂，基于芯片级的可测试性设计(Design for test，DFT)就越来越重要。
[0003]目前，在DFT模式下处理芯片复位的方位是将复位源在DFT模式信号有效的条件下，MUX(multiplexer，数据选择器)选择到外部输入的DFT模式下的复位信号。如图1所示的实现方式，SCAN_RST为DFT模式下的外部输入的复位信号，DFT_mode_signal为32bit比较器产生的DFT模式下的信号使能，新的复位代替原有的复位输出到芯片中的各个模块中，达到芯片中的复位可控的目的。
[0004]然而对于安全芯片来说，复位信号至关重要，在DFT模式下即使复位模块不上扫描链，也同样涉及到如下问题：输出的复位信号将对芯片时钟、电源、模式控制等相关模块产生影响，外部输入的DFT模式下的复位信号SCAN_RS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可测试性设计安全模式控制方法，其特征在于，包括：响应于接收到可测试性设计DFT模式序列，获取认证序列；若所述认证序列通过，配置DFT控制寄存器；响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：响应于接收到目标模式序列，对所述目标模式序列进行解析；根据解析结果，确定系统是否进入DFT模式。3.根据权利要求1所述的方法，其特征在于，所述利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，包括：利用DFT模式信号对复位系统的复位源进行屏蔽处理；对目标功能模块的复位源进行屏蔽处理；对目标复位模块的外围总线上的操作请求进行屏蔽处理。4.根据权利要求1所述的方法，其特征在于，所述配置DFT控制寄存器，包括：对DFT模式使能标记信号进行配置。5.根据权利要求1所述的方法，其特征在于，所述控制系统进入DFT模式，包括：控制系统在DFT模式下输出的信号为满足目标状态的信号，以使得对测试向量数据进行测试。6.一种可测试性设计安全模式控制装置，其特征在于，包括：获取单...

【专利技术属性】
技术研发人员：马迁，郭耀华，张满新，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：