DSP外部配置修改系统、方法、设备及存储介质技术方案

本发明专利技术公开了一种DSP外部配置修改系统、方法、设备及存储介质，该系统包括FPGA模块和DSP模块，FPGA模块和DSP模块上电时，DSP模块复位信号接收管脚与一下拉电阻电性连接处于低电平状态以致DSP模块维持待启动状态，而FPGA模块则直接启动并加载运行DSP模块的配置程序以识别配置指令，再根据配置指令控制配置信号发送管脚发出相应的高、低电平信号，且控制复位信号发送管脚发出高电平信号，当DSP模块的配置信号接收管脚接收到高、低电平信号完成外部配置且复位信号接收管脚接收到高电平信号后，DSP模块根据外部配置启动。本发明专利技术通过FPGA模块实现对DSP模块的外部配置进行修改，克服部分应用场景的限制。部分应用场景的限制。部分应用场景的限制。

【技术实现步骤摘要】
DSP外部配置修改系统、方法、设备及存储介质


[0001]本申请涉及电子电路
，特别是涉及一种DSP外部配置修改系统、方法、设备及存储介质。

技术介绍

[0002]在目前的信号处理中，有很大部分电路采用DSP(Digital Signal Processing：数字信号处理)加FPGA(Field－Programmable Gate Array：现场可编程门阵列)的方式实现设计。而为了实现不同的功能，需要对DSP设置相应的外部配置。
[0003]现阶段，DSP的外部配置一般采用外部上下拉电阻所产生的高低电平进行配置，如启动模式配置，时钟配置等。这导致改变DSP的外部配置需要对电路板上的电阻状态或拨码开关进行更改，但在譬如电路板已封箱等情况下，这种修改是无法实现的，导致该电路板应用受限。

技术实现思路

[0004]有鉴于此，本申请提供一种DSP外部配置修改系统、方法、设备及存储介质，以解决现有DSP芯片的外部配置难以根据场景需求实时修改的问题。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DSP外部配置修改系统，其特征在于，其包括：FPGA模块，包括复位信号发送管脚和配置信号发送管脚，所述FPGA模块用于加载运行所述DSP模块的配置程序以识别配置指令，再根据所述配置指令控制所述配置信号发送管脚发出相应的高、低电平信号，且控制所述复位信号发送管脚发出高电平信号；DSP模块，包括复位信号接收管脚和配置信号接收管脚，所述复位信号接收管脚与一下拉电阻电性连接，所述配置信号接收管脚与所述配置信号发送管脚电性连接，所述复位信号接收管脚与所述复位信号发送管脚电性连接；所述FPGA模块和所述DSP模块同时上电时，所述FPGA模块加载所述配置程序并运行，所述复位信号接收管脚处于低电平状态以致所述DSP模块维持待启动状态，当所述配置信号接收管脚接收到所述高、低电平信号完成外部配置且所述复位信号接收管脚接收到所述高电平信号后，所述DSP模块根据所述外部配置启动。2.根据权利要求1所述的DSP外部配置修改系统，其特征在于，其还包括JTAG模块，所述JTAG模块与所述FPGA模块电性连接，所述JTAG模块用于向所述FPGA模块中写入新的配置程序，所述FPGA模块在重新上电时加载所述新的配置程序。3.根据权利要求1所述的DSP外部配置修改系统，其特征在于，所述DSP模块还用于在启动完成后，发送回检信号至所述FPGA模块，所述FPGA模块还用于在检测到所述回检信号异常时，控制所述复位信号发送管脚发出低电平信号，且在间隔预设时间段之后，控制所述复位信号发送管脚发出高电平信号。4.一种DSP外部配置修改方法，其特征在于，其应用于权利要求1至3之一所述的DSP外部配置修改系统，所述DSP外部配置修改系统包括FPGA模块、DSP模块和下拉电阻；所述方法包括：当所述FPGA模块和所述DSP模块上电时，控制所述FPGA模块加载所述DSP模块的配置程序，所述DSP模块的复位信号接收管脚与所述下拉电阻电性连接处于低电平状态，...

【专利技术属性】
技术研发人员：李德全，王栋，闫得杰，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：