【技术实现步骤摘要】
一种适用于通信芯片多通道双向静电浪涌防护电路
[0001]本专利技术属于集成电路的静电放电(ESD)与浪涌即电过应力(EOS)瞬态脉冲防护领域,涉及一种ESD/EOS防护电路结构,具体涉及一种适用于通信芯片多通道双向静电浪涌防护电路,可用于提高Type
‑
C、HDMI2.0等具有超低电压通信芯片不同信号接口的可靠性。
技术介绍
[0002]静电放电(ESD)或浪涌,又称电过应力(EOS),这两种瞬态脉冲是造成设备失效的主要原因。随着新一代计算机及其它高端电子设备朝着更小、更薄、更高集成趋势发展,USB、HDMI和Type
‑
C等通信接口的传输速度越来越快,工作电压越来越低,通信芯片对噪声和相关信号干扰越来越敏感。尤其在生产、运输与应用过程中,通信类芯片不可避免会受到ESD或EOS威胁。增强通信类芯片内部不同接口的ESD/EOS防护能力,是提高芯片稳定性和可靠性的重要措施。
[0003]又由于ESD或EOS放电方向具有不确定性,通常需要对IC内部或板级电路的相应端口设计具有正反向ESD/EOS抑制功能的电路保护单元。伴随电子产品的日益便携与小型化,多通道全芯片ESD/EOS防护电路需求将日益增大,尤其是具有高效能、低寄生、工作电压5V及以下的多通道双向ESD/EOS防护电路。
[0004]常见适用于通信接口电路的ESD或EOS防护基本单元有二极管、双极性晶体管(BJT)、金属氧化物半导体场效应晶体管(MOSFET)和可控整流硅(SCR)等。单向二极管具有结构简单、开启 ...
【技术保护点】
【技术特征摘要】
1.一种适用于通信芯片多通道双向静电浪涌防护电路,其特征在于,包括稳压钳位电路和电浪涌主电流泄放电路;所述稳压钳位电路包括第一稳压钳位电路、第二稳压钳位电路、第三稳压钳位电路和第四稳压钳位电路;所述第一稳压钳位电路包括:第二二极管D2、稳压管Z,所述第二二极管D2阴极与所述稳压管Z阴极相连;所述第二稳压钳位电路包括:第四二极管D4、稳压管Z,所述第四二极管D4阴极与所述稳压管Z阴极相连;所述第三稳压钳位电路包括:第二二极管D2、稳压管Z和第三二极管D3,所述第二二极管D2阴极与所述稳压管Z阴极相连,所述稳压管Z阳极与所述第三二极管D3阳极相连;所述第四稳压钳位电路包括:第四二极管D4、稳压管Z和第一二极管D1,所述第四二极管D4阴极与所述稳压管Z阴极相连,所述稳压管Z阳极与所述第一二极管D1阳极相连,用于驱动所述电浪涌主电流泄放电路工作;所述电浪涌主电流泄放电路包括第一主电流泄放路径、第二主电流泄放路径、第三主电流泄放路径以及第四主电流泄放路径;所述第一主电流泄放路径包括所述第一PNP三极管T
p1
、所述第三NPN三极管T
n3
和电阻R
psub
,所述第一PNP三极管T
p1
的发射极与所述电路的I/O_1端口相连,所述第一PNP三极管T
p1
的基极与所述第三NPN三极管T
n3
的集电极相连,所述电阻R
psub
的一端与所述第一PNP三极管T
p1
的集电极和所述第三NPN三极管T
n3
的基极相连,所述电阻R
psub
的另一端与所述第三NPN三极管T
n3
的发射极和所述电路的GND端口相连,用于增强所述电路的鲁棒性;所述第二主电流泄放路径包括所述第二PNP三极管T
p2
、所述第三NPN三极管T
n3
和电阻R
psub
,所述第二PNP三极管T
p2
的发射极与所述电路的I/O_2端口相连,所述第二PNP三极管T
p2
的基极与所述第三NPN三极管T
n3
的集电极相连,所述电阻R
psub
的一端与所述第二PNP三极管T
p2
的集电极和所述第三NPN三极管T
n3
的基极相连,所述电阻R
psub
的另一端与所述第三NPN三极管T
n3
的发射极和所述电路的GND端口相连,用于增强所述电路的鲁棒性;所述第三主电流泄放路径包括所述第一PNP三极管T
p1
和所述第二NPN三极管T
n2
,所述第一PNP三极管T
p1
的发射极与所述电路的I/O_1端口相连,所述第二NPN三极管T
n2
...
【专利技术属性】
技术研发人员:梁海莲,马琴玲,顾晓峰,
申请(专利权)人:钳芯半导体科技无锡有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。