一种半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，鳍片垂直于衬底的上表面，阻变结构位于鳍片的侧壁，由底电极的垂直部分、阻变层的垂直部分和顶电极的垂直部分组成，阻变区域即为底电极的垂直部分和顶电极的垂直部分重合的区域。该阻变区域的大小是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可。因此，基于鳍片的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。变区域的大小。变区域的大小。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]现有技术中，阻变式存储器(RRAM，Resistive Random Access Memory)是当前最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可缩性、三维集成潜力等方面都具有明显的优势。
[0003]RRAM的基本结构为金属
‑
绝缘体
‑
金属(MIM)结构，主要包括底电极、阻变层和顶电极。其中，阻变层为各种氧化薄膜材料制造而成，在外加电压、电流等电信号的作用下，可在不同电阻状态之间进行可逆的转变。而这种可逆的转变大多是通过导电细丝的形成和断裂来实现的。
[0004]目前，MIM结构的制造方式为依次沉积完所有的薄膜后使用光罩进行刻蚀得到阻变结构(R)，阻变结构的大小是由光罩定义，局限性较大。

技术实现思路

[0005]本专利技术提供了一种半导体器件及其制造方法，以至少解决以上技术问题。
[0006]本专利技术第一方面提供了一种半导体器件，包括：衬底、鳍片和阻变结构；
[0007]所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；
[0008]所述鳍片垂直于所述衬底的上表面，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；
[0009]所述阻变结构包括：底电极、阻变层和顶电极，其中：
[0010]所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的第一平面部分覆盖于所述第一通孔的第二面，所述底电极的第二平面部分覆盖于所述鳍片的顶部，所述底电极的垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；
[0011]所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的第一平面部分随型覆盖所述底电极的第一平面部分和所述衬底的上表面，所述阻变层的第二平面部分覆盖所述底电极的第二平面部分，所述阻变层垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；
[0012]所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁。
[0013]其中，所述顶电极的垂直部分通过第二通孔或线槽连接第二金属层。
[0014]其中，所述顶电极的平面部分覆盖所述阻变层的第一平面部分，所述顶电极的垂直部分的下端与其平面部分连通。
[0015]其中，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。
[0016]其中，所述顶电极垂直部分的上表面和所述阻变层的第二平面部分的上表面平齐。
[0017]本专利技术第二方面提供了一种半导体器件，包括：衬底、鳍片和阻变结构，其中：
[0018]所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；
[0019]将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域设置所述鳍片，所述鳍片垂直于所述衬底的上表面；
[0020]所述阻变结构包括：底电极、阻变层和顶电极，其中：
[0021]所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的平面部分覆盖于所述第一通孔的第二面，所述底电极的垂直部分和平面部分连通；
[0022]所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的平面部分随型覆盖所述底电极的平面部分和所述衬底的上表面；
[0023]所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁，所述顶电极的平面部分随型覆盖所述阻变层的平面部分，以使相邻两个阻变结构的顶电极连通。
[0024]其中，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。
[0025]其中，所述顶电极垂直部分的顶部、所述阻变层垂直部分的顶部、所述底电极垂直部分的顶部和鳍片的顶部平齐。
[0026]本专利技术第三方面提供一种半导体器件的制造方法，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：
[0027]在所述衬底的上表面沉积功能层，并进行刻蚀，得到垂直于所述衬底的上表面的鳍片，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；
[0028]依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；
[0029]依次沉积阻变层和顶电极层，进行平坦化处理后，对顶电极层进行刻蚀，得到第一方面所述的半导体器件。
[0030]本专利技术第四方面提供一种半导体器件的制造方法，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：
[0031]在所述衬底的上表面沉积功能层，将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域刻蚀出所述鳍片，所述鳍片垂直于所述衬底的上表面；
[0032]依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；
[0033]依次沉积阻变层和顶电极层，进行平坦化处理，得到第二方面所述的半导体器件。
[0034]上述基于鳍片的阻变结构是一种立体的结构，其阻变区域的大小是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可。因此，本公开立体的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。
附图说明
[0035]通过参考附图阅读下文的详细描述，本专利技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，其中：
[0036]在附图中，相同或对应的标号表示相同或对应的部分。
[0037]图1示出了实施例一提供的第一种半导体器件的正切面示意图；
[0038]图2示出了实施例一提供的第一种半导体器件中第二通孔或线槽的示意图；
[0039]图3示出了实施例一提供的第二种半导体器件的正切面示意图；
[0040]图4示出了实施例一提供的第二种半导体器件中第二通孔或线槽的示意图；
[0041]图5示出了实施例一提供的半导体器件实现1T2R的示意图；
[0042]图6示出了实施例二提供的半导体器件的正切面示意图；
[0043]图7示出了实施例二提供的半导体器件的俯视示意图；
[0044]图8示出了实施例二提供的半导体器件中第二通孔或线槽的示意图；
[0045]图9示出了实施例二提供的半导体器件实现1T1R的示意图；
[0046]图10示出了实施例一提供的半导体器件的制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底、鳍片和阻变结构；所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；所述鳍片垂直于所述衬底的上表面，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；所述阻变结构包括：底电极、阻变层和顶电极，其中：所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的第一平面部分覆盖于所述第一通孔的第二面，所述底电极的第二平面部分覆盖于所述鳍片的顶部，所述底电极的垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的第一平面部分随型覆盖所述底电极的第一平面部分和所述衬底的上表面，所述阻变层的第二平面部分覆盖所述底电极的第二平面部分，所述阻变层垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁。2.根据权利要求1所述的半导体器件，其特征在于，所述顶电极的垂直部分通过第二通孔或线槽连接第二金属层。3.根据权利要求1所述的半导体器件，其特征在于，所述顶电极的平面部分覆盖所述阻变层的第一平面部分，所述顶电极的垂直部分的下端与其平面部分连通。4.根据权利要求3所述的半导体器件，其特征在于，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。5.根据权利要求1所述的半导体器件，其特征在于，所述顶电极垂直部分的上表面和所述阻变层的第二平面部分的上表面平齐。6.一种半导体器件，其特征在于，包括：衬底、鳍片和阻变结构，其中：所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域设置所述鳍片，所述鳍片垂直于所述衬底的上表面；所述阻变结构包括：底电极、阻变层和顶电极，其中：所述底电极的垂直...

【专利技术属性】
技术研发人员：李武新，邱泰玮，沈鼎瀛，严锦懋，康赐俊，
申请(专利权)人：厦门半导体工业技术研发有限公司，
类型：发明
国别省市：