用于节省芯片内部资源的E-fuse读取电路及烧写方法技术

本发明专利技术提出了用于节省芯片内部资源的E

【技术实现步骤摘要】
用于节省芯片内部资源的E
‑
fuse读取电路及烧写方法


[0001]本专利技术属于集成电路设计
，涉及节省芯片内部资源的技术，具体为用于节省芯片内部资源的E
‑
fuse读取电路及烧写方法。

技术介绍

[0002]随着集成电路的发展，集成电路的规模也在高度增长，芯片的集成度越来越高。随着芯片集成度的提高，对集成电路的可配置需求也进一步提高。由于E
‑
fuse的结构简单、对工艺要求不高而且具有较高的可靠性，因此，E
‑
fuse可以广泛应用于电路配置、修复、参数记录等方面。在模拟电路设计中，会面临工艺偏差导致电路性能与设计不符的问题，因此，可以采用E
‑
fuse为芯片提供trimming参数设置的功能。
[0003]但是传统的E
‑
fuse在进行trimming参数设置时，无法快速、准确地判断E
‑
fuse的烧写状态，尤其当E
‑
fuse的数量较多时，更加难以快速、准确地判断E
‑...

【技术保护点】

【技术特征摘要】
1.用于节省芯片内部资源的E
‑
fuse读取电路，其特征在于，包括E
‑
fuse主电路、Blown_en端口、Trim_sel端口和E
‑
fuse_readback端口，所述E
‑
fuse主电路包括基础电路、传输门(105)、选择器(106)、Trim_reg端口和Trim_out端口，所述Blown_en端口、Trim_reg端口、传输门(105)和选择器(106)均与基础电路连接，所述E
‑
fuse_readback端口与传输门(105)连接，所述Trim_out端口和Trim_sel端口均与选择器(106)连接，所述传输门(105)和选择器(106)均与Trim_reg端口连接。2.如权利要求1所述的用于节省芯片内部资源的E
‑
fuse读取电路，其特征在于，所述E
‑
fuse主电路有多个，多个E
‑
fuse主电路的基础电路通过Blown_en端口并联，多个E
‑
fuse主电路的传输门(105)通过E
‑
fuse_readback端口并联，多个E
‑
fuse主电路的选择器(106)通过Trim_sel端口并联。3.如权利要求1所述的用于节省芯片内部资源的E
‑
fuse读取电路，其特征在于，所述基础电路包括E
‑
fuse、与门逻辑电路(101)、烧写开关管(102)、第一电流镜像管(103)、第二电流镜像管(104)和偏置电路，所述Blown_en端口和Trim_reg端口均与与门逻辑电路(101)连接，所述与门逻辑电路(101)与烧写开关管(102)连接，所述烧写开关管(102)通过E
‑
fuse与第一电流镜像管(103)连接，所述第一电流镜像管(103)与第二电流镜像管(104)连接，所述第一电流镜像管(103)和第二电流镜像管(104)均与偏置电路连接，所述传输门(105)均与第一电流镜像管(103)和第二电流镜像管(104)连接，所述选择器(106)均与第一电流镜像管(103)和第二电流镜像管(104)连接。4.如权利要求3所述的用于节省芯片内部资源的E
‑
fuse读取电路，其特征在于，所述烧写开关管(102)、第一电流镜像管(103)和第二电流镜像管(104)均是MOS管，所述烧写开关管(102)的栅极与与门逻辑电路(101)连接，所述烧写开关管(102)的漏极与E
‑
fuse连接，所述E
‑
fuse与工作电压VDD连接，所述烧写开关管(102)的源极接地，所述第一电流镜像管(103)的源极与烧写开关管(102)的漏极连接，所述第一电流镜像管(103)的栅极与偏置电路连接，所述第一电流镜像管(103)的漏极与第二电流镜像管(104)的漏极均与选择器(106)的输入端连接，且所述第一电流镜像管(103)的漏极与第二电流镜像管(104)的漏极均与传输门(105)的输入端连接，所述第二电流镜像管(104)的源极接地，所述第二电流镜像管(104)的栅极与偏置电路连接。5.如权利要求4所述的用于节省芯片内部资源的E
‑
fuse读取电路，其特征在于，所述用于节省芯片内部资源的E
‑
fuse读取电路还包括第一反相器和第二反相器，所述Trim_reg端口通过第一反相器与传输门(105)的控制端连接，且所述第一电流镜像管(103)的漏极和第二电...

【专利技术属性】
技术研发人员：张道明，张启东，
申请(专利权)人：西安矽源半导体有限公司，
类型：发明
国别省市：