低功耗的触发器制造技术

本发明专利技术提供一种低功耗的触发器，时钟控制模块，包括输入信号端、输出信号端以及时钟信号端；时钟控制模块被配置为通过输入信号端接入输入信号D、通过时钟信号端接入时钟信号Clock以及通过输出信号端连接输出信号Q对时钟信号Clock进行控制，以产生控制后的时钟信号；触发器模块，由输入信号和时钟控制模块产生的控制后的时钟信号来对输入信号进行选择性锁存，以产生输出信号。本发明专利技术与没有时钟控制模块的普通触发器对比，随着信号翻转率的下降，本发明专利技术的低功耗触发器的动态功耗小，当开关活动率较低时，可显著降低动态功耗。可显著降低动态功耗。可显著降低动态功耗。

【技术实现步骤摘要】
低功耗的触发器


[0001]本专利技术涉及半导体
，特别是涉及一种低功耗的触发器。

技术介绍

[0002]在当前电路设计中，触发器(Flip
‑
Flop)应用广泛。在超大规模集成电路中，怎样减少能量消耗是低功耗设计的直接目的，而能量消耗的主要原因在于信号处于高频率的0和1之间的不断转换；其余能量的消耗则根据不同的电路特性由动态和静态组成，其中动态电路通过对电路节点电容进行预充消耗能量，静态电路主要是以亚阈值漏电流的形式消耗能量。因而，由时序单元(触发器和锁存器)组成的时钟网络是大规模集成电路系统中主要的能量消耗来源。
[0003]在典型的集成电路设计中，大约30％到60％的能量消耗在时钟网络中。通过减少触发器的能量消耗将直接减少整个系统的能量消耗，同时触发器性能的提升直接减少时钟网络的分布约束并提高整个系统的性能。因此，触发器的合理设计和选择对于整个系统的性能和能量消耗有重要的影响。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种低功耗的触发器，用于解决现有技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗的触发器，其特征在于，至少包括：时钟控制模块，包括输入信号端、输出信号端以及时钟信号端；所述时钟控制模块被配置为通过所述输入信号端接入输入信号D、通过所述时钟信号端接入所述时钟信号Clock以及通过所述输出信号端连接输出信号Q对所述时钟信号Clock进行控制，以产生控制后的时钟信号；触发器模块，由所述输入信号D和所述时钟控制模块产生的所述控制后的时钟信号来对所述输入信号D进行选择性锁存，以产生所述输出信号Q。2.根据权利要求1所述的低功耗的触发器，其特征在于：所述时钟控制模块包括：第一至第五PMOS、第一至第五NMOS；其中所述第一、第二PMOS和第一、第二NMOS的其中一端相互连接至所述第四PMOS、第四NMOS的栅极；所述第一PMOS与第一NMOS的另一端相互连接，连接端作为所述输入信号端；所述第一NMOS的栅极与所述第二PMOS的栅极相互连接，连接端作为所述输出信号端；所述第四PMOS、第五PMOS以及第五NMOS依次首尾串联；所述第五PMOS和第五NMOS的首尾连接端CKN与所述第四NMOS的漏极、第三PMOS的栅极以及第三NMOS的栅极连接；所述第五PMOS的栅极与所述第五NMOS的栅极相互连接，连接端作为所述时钟信号端CLK；所述第三PMOS的漏极与所述第三NMO...

【专利技术属性】
技术研发人员：刘中阳，杨光华，张志军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：