一种片上时钟振荡器电路及振荡频率控制方法技术

本发明专利技术揭示了一种片上时钟振荡器电路及振荡频率控制方法，包括参考阻抗模块、阻抗比较模块、时钟振荡核心模块、时钟信号分频模块、时钟信号处理模块和时钟等效阻抗模块；所述时钟信号分频模块与所述时钟振荡核心模块以及所述时钟信号处理模块相连；所述时钟信号处理模块与所述时钟等效阻抗模块相连；所述时钟等效阻抗模块与所述参考阻抗模块和所述阻抗比较模块相连；所述阻抗比较模块与所述时钟振荡核心模块相连。本发明专利技术通过时钟分频模块将时钟信号转化为低频时钟开关信号，大大降低了时钟信号处理电路和阻抗转换电路的功耗；此外，将频率转化为阻抗而非电流这一方法能够减少启动时刻时钟振荡电路的频率过冲，同时还能降低时钟振荡电路的功耗。时钟振荡电路的功耗。时钟振荡电路的功耗。

【技术实现步骤摘要】
一种片上时钟振荡器电路及振荡频率控制方法


[0001]本专利技术涉及集成电路
，特别是涉及一种片上时钟振荡器电路及振荡频率控制方法。

技术介绍

[0002]振荡器是可以产生一定频率的交变电流信号的电路，它是一种能量转换装置——将直流电能转换为具有一定频率的交流电能，其构成的电路叫振荡电路，振荡器就像电子系统中的电源一样无处不在。
[0003]在如今的现有技术中，中国专利技术CN102882471A制备集成振荡器时采用了反馈技术，将时钟频率转换为电压，然后通过积分电路，实现对压控振荡器的频率控制，如果为流控振荡器，需要将积分电压输出转换为电流，来控制ICO的振荡频率。由于输出频率与压控电压或者电流的绝对值成比例，所以该技术中的电压
‑
电流转换，以及积分器参考输入端需要使用精确的基准电压。此外在ICO架构中还会多一次电压到电流的转换，增加了成本和电路复杂度。
[0004]另有中国专利技术CN109194328A将时钟频率信号转换为电流，后续通过电流比较，实现对压控振荡器的频率控制。但由于电流放大器中参考电流的建立时间不确定，起振初期时钟频率比较大，容易引起数字系统时序错乱。此外由于时钟处理电路功耗与时钟频率成正比，当核心时钟频率较高时，该电路模块功耗也会比较高。此外由于时钟频率比较高，转换过来的等效电流值比较大，电流放大器需要比较大的电流镜像增益和参考电流，增加了成本和电路复杂度。

技术实现思路

[0005]本专利技术的目的在于提供一种片上时钟振荡器电路及振荡频率控制方法，降低时钟振荡器的功耗，减少电路的成本和复杂度，同时消除启动时的频率过冲。
[0006]为解决上述技术问题，本专利技术提供一种片上时钟振荡器电路，包括参考阻抗模块、阻抗比较模块、时钟振荡核心模块、时钟信号分频模块、时钟信号处理模块和时钟等效阻抗模块；所述时钟振荡核心模块与所述时钟信号分频模块相连，所述时钟振荡核心模块输出时钟信号，所述时钟信号分频模块将所述时钟信号分频；所述时钟信号处理模块与所述时钟信号分频模块和时钟等效阻抗模块均相连，并将将分频后的时钟信号转换为两相非重叠时钟开关信号；所述时钟等效阻抗模块与所述参考阻抗模块和所述阻抗比较模块均相连；所述时钟等效阻抗模块将所述两相非重叠时钟开关信号转化为与时钟频率相关的开关电容等效阻抗，并将所述开关电容等效阻抗传输至所述阻抗比较模块；所述阻抗比较模块对所述开关电容等效阻抗与所述参考阻抗模块的参考阻抗进行比较，产生一误差控制信号；所述阻抗比较模块与所述时钟振荡核心模块相连，并将所述误差控制信号传输至所述时钟振荡核心模块，所述时钟振荡核心模块根据所述误差控制信号动态控制所述时钟信号的频率。
[0007]进一步的，所述时钟信号处理模块包括第一与非门、第二与非门、第一开关、第二开关和多个缓冲器；所述第一与非门的一输入端与所述时钟信号分频模块相连，所述第一与非门的输出端通过至少一个缓冲器连接第一开关；所述第一与非门的输出端还通过至少一个缓冲器连接所述第二与非门的一输入端；所述第二与非门的输出端通过至少一个缓冲器连接第二开关；所述第二与非门的输出端还通过至少一个缓冲器连接所述第一与非门的另一输入端；所述第二与非门的另一输入端通过至少一个缓冲器与所述时钟信号分频模块相连；所述第一开关输出第一时钟开关信号；所述第二开关输出第二时钟开关信号。
[0008]进一步的，所述第一与非门的输出端与所述第一开关之间连接两个所述缓冲器；所述第一与非门的输出端与所述第二与非门的输入端之间连接四个所述缓冲器；所述第二与非门的输出端与所述第二开关之间接连接两个所述缓冲器；所述第二与非门的输出端与所述第一与非门的输入端之间连接四个所述缓冲器。
[0009]进一步的，所述参考阻抗模块包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第一参考电阻、第一放大器和第二放大器；所述第一放大器的正输入端接一参考电压，输出端接所述第一NMOS管的栅极；所述第一NMOS管的源极通过所述第一参考电阻接地，所述第一放大器的负输入端通过所述第一参考电阻接地；所述第一NMOS管的漏极与所述第一PMOS管的漏极相连，所述第一PMOS管的源极与所述第二PMOS管的源极相连，并接工作电压；所述第一PMOS管的漏极与栅极短接，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连；所述第二PMOS管的漏极与所述第三PMOS管的源极相连，所述第三PMOS管的漏极连接所述阻抗比较模块；所述第二放大器的输出端连接所述第三PMOS管的栅极，正输入端连接在所述第二PMOS管的漏极和所述第三PMOS管的源极之间，负输入端连接所述第一NMOS管的漏极。
[0010]进一步的，所述时钟等效阻抗模块包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管MN5、第一电容和第二电容；所述第二 NMOS管的漏极和所述第三NMOS管的漏极相连，所述第二NMOS管和所述第三NMOS管的源极分别通过所述第一电容和所述第二电容连接所述第四NMOS管和第五NMOS管的漏极；所述第四NMOS管的漏极连接所述第二NMOS管的源极；所述第五NMOS管的漏极连接所述第三NMOS管的源极；所述第二NMOS管和第五NMOS管的栅极均接所述两相非重叠时钟开关信号中的一开关信号；所述第三NMOS管和第四NMOS管的栅极接所述两相非重叠时钟开关信号中的另一开关信号。
[0011]进一步的，所述阻抗比较模块中包括第三放大器、第六NMOS管、第一等价电阻、第二等价电阻、第一电阻和第三电容；所述第三放大器的正输入端接一参考电压，所述第三放大器的输出端与所述第六NMOS管的栅极相连，所述第三放大器的负输入端与所述第六NMOS管的源极均通过所述第二等价电阻接地；所述第六NMOS管的漏极通过所述第一等价电阻连接一工作电压，所述第六NMOS管的漏极还通过所述第一电阻连接所述时钟振荡核心模块；所述第三电容连接在所述第一电阻与所述时钟振荡核心模块之间，另一端接地。
[0012]进一步的，所述阻抗比较模块为对称电路。
[0013]进一步的，所述时钟振荡模块包括多个倒相放大器、多个第四电容和第三与非门；多个所述倒相放大器依次首尾串联；每个倒相放大器的输出端还通过所述第四电容接地；最后一个倒相放大器的输出端连接所述第三与非门的输入端，所述第三与非门的另一个输入端接一使能信号，所述第三与非门的输出端时钟信号。
[0014]本专利技术还提供一种片上时钟振荡频率控制方法，使用如上文所述的片上时钟振荡器电路，所述方法包括：时钟信号分频模块将时钟信号分频为目标频率的时钟信号，再将分频后的时钟信号传输至所述时钟信号处理模块产生两相非重叠时钟开关信号，利用所述两相非重叠时钟开关信号控制时钟等效阻抗模块的开关电容充放电，产生一与时钟频率相关的开关电容等效阻抗；阻抗比较模块将开关电容等效阻抗与参考阻抗模块的参考阻抗进行比较，产生一误差控制信号，所述时钟振荡核心模块根据所述误差控制信号动态控制所述时钟信号的频率。
[0015]进一步的，所述时钟等效阻抗模块等效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上时钟振荡器电路，其特征在于，包括：参考阻抗模块、阻抗比较模块、时钟振荡核心模块、时钟信号分频模块、时钟信号处理模块和时钟等效阻抗模块；所述时钟振荡核心模块与所述时钟信号分频模块相连，所述时钟振荡核心模块输出时钟信号，所述时钟信号分频模块将所述时钟信号分频；所述时钟信号处理模块与所述时钟信号分频模块和时钟等效阻抗模块均相连，并将分频后的时钟信号转换为两相非重叠时钟开关信号；所述时钟等效阻抗模块与所述参考阻抗模块和所述阻抗比较模块均相连；所述时钟等效阻抗模块将所述两相非重叠时钟开关信号转化为与时钟频率相关的开关电容等效阻抗，并将所述开关电容等效阻抗传输至所述阻抗比较模块；所述阻抗比较模块对所述开关电容等效阻抗与所述参考阻抗模块的参考阻抗进行比较，产生一误差控制信号；所述阻抗比较模块与所述时钟振荡核心模块相连，并将所述误差控制信号传输至所述时钟振荡核心模块，所述时钟振荡核心模块根据所述误差控制信号动态控制所述时钟信号的频率。2.如权利要求1所述的片上时钟振荡器电路，其特征在于，所述时钟信号处理模块包括第一与非门、第二与非门、第一开关、第二开关和多个缓冲器；所述第一与非门的一输入端与所述时钟信号分频模块相连，所述第一与非门的输出端通过至少一个缓冲器连接第一开关；所述第一与非门的输出端还通过至少一个缓冲器连接所述第二与非门的一输入端；所述第二与非门的输出端通过至少一个缓冲器连接第二开关；所述第二与非门的输出端还通过至少一个缓冲器连接所述第一与非门的另一输入端；所述第二与非门的另一输入端通过至少一个缓冲器与所述时钟信号分频模块相连；所述第一开关输出第一时钟开关信号；所述第二开关输出第二时钟开关信号。3.如权利要求2所述的片上时钟振荡器电路，其特征在于，所述第一与非门的输出端与所述第一开关之间连接两个所述缓冲器；所述第一与非门的输出端与所述第二与非门的输入端之间连接四个所述缓冲器；所述第二与非门的输出端与所述第二开关之间连接两个所述缓冲器；所述第二与非门的输出端与所述第一与非门的输入端之间连接四个所述缓冲器。4.如权利要求1所述的片上时钟振荡器电路，其特征在于，所述参考阻抗模块包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第一参考电阻、第一放大器和第二放大器；所述第一放大器的正输入端接一参考电压，输出端接所述第一NMOS管的栅极；所述第一NMOS管的源极通过所述第一参考电阻接地，所述第一放大器的负输入端通过所述第一参考电阻接地；所述第一NMOS管的漏极与所述第一PMOS管的漏极相连，所述第一PMOS管的源极与所述第二PMOS管的源极相连，并接工作电压；所述第一PMOS管的漏极与栅极短接，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连；所述第二PMOS管的漏极与所述第三PMOS管的源极相连，所述第三PMOS管的漏极连接所述阻抗比较模块；所述第二放大器的输出端连接所述第三PMOS管的栅极，正输入端连接在所述第二PMOS管的漏极和所述第三PMOS管的源极之间，负输入端连接所述第一NMOS管的漏极。
5....

【专利技术属性】
技术研发人员：王建军，刘华，朱定飞，卢昌鹏，
申请(专利权)人：上海海栎创科技股份有限公司，
类型：发明
国别省市：