一种硬件可编程音频芯片、系统及在线升级方法技术方案

本发明专利技术公开了一种硬件可编程音频芯片，包括：通用处理器、硬件可编程模块、存储模块、通信接口、系统总线，通信接口用于接收或发送数据；存储模块用于储存数据及下位机软件；通用处理器用于实现标准的音频协议栈、基本的音频数据访问控制和在线升级方法；硬件可编程模块通过电路重构以实现不同的音频算法；本发明专利技术中硬件可编程音频芯片，采用通用处理器、可编程模块的方案，在基本音频功能的基础上，通过可编程模块来实现丰富复杂的音频处理算法，而针对本发明专利技术中的芯片所提出的在线升级方法对芯片进行在线升级，从而替换原有的eFPGA单元所需的配置数据，对可编程单元在线配置，避免了芯片的返厂，方便终端客户的使用。方便终端客户的使用。方便终端客户的使用。

【技术实现步骤摘要】
一种硬件可编程音频芯片、系统及在线升级方法


[0001]本专利技术涉及芯片设计
，尤其涉及一种硬件可编程音频芯片、系统及在线升级方法。

技术介绍

[0002]目前的音频芯片多采用通用处理器方案，受通用处理器器处理能力的限制，只能够实现基本的音频播放和录音，以及部分简单的音频处理算法。随着半导体技术和人工智能技术的发展，作为一种端设备，音频芯片不仅要完成基本的音频播放和录音，还需要实现越来越复杂的音频处理算法，但当前的音频芯片在制造完成后，其内部的硬件电路就已固化，无法更改，导致难以更新或者增加新的音频处理功能。

技术实现思路

[0003]为解决
技术介绍
中存在的技术问题，本专利技术提出一种硬件可编程音频芯片、系统及在线升级方法，可以通过重构硬件电路的方式更新或者增加新的音频处理功能，同时获得相比通用处理器方案更快的处理能力。
[0004]本专利技术提出一种硬件可编程音频芯片，包括：通用处理器、硬件可编程模块、存储模块、通信接口、系统总线，通信接口与系统总线连接，用于接收或发送数据，其中数据包括音频数据、升级数据；存储模块与系统总线连接，用于储存数据；通用处理器与系统总线连接，用于实现标准的音频协议栈、基本的音频数据访问控制和在线升级方法；硬件可编程模块与系统总线连接，用于通过在线升级方法并依据升级数据中的配置数据进行电路重构以实现不同的音频算法。
[0005]优选地，所述硬件可编程模块具体为eFPGA模块，eFPGA模块包括eFPGA配置器和eFPGA单元，其中eFPGA配置器和eFPGA单元均与系统总线连接，且eFPGA配置器还与eFPGA单元连接，eFPGA配置器用于接收经由系统总线转发的配置数据并将接收到的配置数据写入到eFPGA单元中，eFPGA单元依据所接收的配置数据进行电路重构。
[0006]优选地，还包括CODEC模块、DMA模块和外部接口，CODEC模块、DMA模块和外部接口均与系统总线连接，其中CODEC模块用于播放音频数据或采集录音数据，DMA模块用于芯片内部数据搬运。
[0007]本专利技术提出的一种硬件可编程音频芯片系统，包括上位机和上述硬件可编程音频芯片，上位机与硬件可编程音频芯片通过通信接口连接，以实现信息交互，上位机中安装有上位机软件，以指定用户程序、配置数据以及在线升级的启动和停止。
[0008]基于上述的一种硬件可编程音频芯片系统，本专利技术提出的一种硬件可编程音频芯片在线升级方法，包括以下步骤：
S1、接收来自上位机的升级数据和原始校验字，升级数据中包括用于电路重构的配置数据；S2、对升级数据进行校验以得到本地校验字；S3、对本地校验字与原始校验字进行匹配，当匹配成功后，执行S4；S4、在升级数据中提取出配置数据并进行电路重构。
[0009]优选地，升级数据中还包括用于下位机软件升级的数据包；“S4”进一步包括：当匹配成功后，在升级数据中提取出数据包并进行下位机软件升级。
[0010]优选地，“S3”进一步包括：当匹配失败后，执行S5；S5、上位机发出错误提示：优选地，“S1”具体包括：S11、接收来自上位机的升级命令并对升级命令进行响应，当响应成功后，向上位机反馈成功响应报文后执行S12；S12、接收来自上位机的升级数据和原始校验字，升级数据中包括用于电路重构的配置数据。
[0011]优选地，“S11”进一步包括：当响应失败后，执行S5。
[0012]本专利技术中硬件可编程音频芯片，采用通用处理器、硬件可编程模块的方案，在基本音频功能的基础上，通过eFPGA模块来实现丰富复杂的音频处理算法，除了能够实现丰富复杂的音频处理算法之外，本专利技术针对硬件可编程音频芯片所提出的在线升级方法对芯片进行软件升级及eFPGA单元重配置，eFPGA单元重配置时替换eFPGA单元原有的配置数据，对eFPGA单元进行在线配置，从而实现芯片的在线升级以更新或者增加新的音频处理功能，避免了芯片返厂，方便终端客户使用。
附图说明
[0013]图1为本专利技术提出的一种硬件可编程音频芯片的结构示意图；图2为本专利技术提出的一种硬件可编程音频芯片中eFPGA模块第一结构示意图；图3为本专利技术提出的一种硬件可编程音频芯片中eFPGA模块第二结构示意图；图4为播放数据格式转换模块的结构示意图；图5为录音数据格式转换模块的结构示意图；图6为接口模块的结构示意图；图7为eFPGA模块的第三结构示意图；图8为本专利技术提出的一种硬件可编程音频芯片系统结构示意图；图9为本专利技术提出的一种硬件可编程音频芯片在线升级方法的流程示意图。
实施方式
[0014]参照图1，本专利技术提出一种硬件可编程音频芯片，包括：通信接口、通用处理器、存储模块、硬件可编程模块、系统总线，其中系统总线连接芯片中的各个模块。
[0015]存储模块与系统总线连接，用于储存数据，其中数据包括音频数据、升级数据，且
升级数据中包含有配置数据，还用于存储其他程序运行所需的堆栈数据。
[0016]通信接口与系统总线连接，用于接收或发送数据。
[0017]通用处理器与系统总线连接，用于实现标准的音频协议栈、基本的音频数据访问，例如播放、录音等，还用于实现控制在线升级，以使得与系统总线连接的硬件可编程模块，可通过在线升级方法并依据配置数据进行电路重构以实现不同的音频算法。
[0018]需要说明的是，硬件可编程音频芯片与传统音频芯片的区别在于添加硬件可编程模块，可依据需要写入不同配置数据，硬件可编程模块通过在线升级方法并依据配置数据进行电路重构。
[0019]参照图2，需要进一步说明的是，硬件可编程模块可具体为eFPGA模块，用来实现丰富复杂的音频处理算法，例如回声消除、降噪滤波、语音识别、声源定位等。
[0020]其中eFPGA模块包括eFPGA配置器和eFPGA单元，其中eFPGA配置器和eFPGA单元均与系统总线连接，且eFPGA配置器还与eFPGA单元连接，eFPGA配置器用于接收配置数据并将接收到的配置数据写入到eFPGA单元中，eFPGA单元依据所接收的配置数据进行电路重构以升级现有功能电路和增加新的音频处理功能电路。
[0021]参照图1，上述实施例中的硬件可编程音频芯片还包括CODEC模块、DMA模块和外部接口，CODEC模块、DMA模块和外部接口均与系统总线连接，其中CODEC模块用于播放音频数据或采集录音数据，DMA模块用于芯片内部数据的搬运，外部接口包括串口、I2C、PWM、通用IO等接口，用于实现辅助功能，譬如打印调试信息、配置控制外接芯片、外接开关等。
[0022]进一步的，硬件可编程模块通过在线升级方法进行电路重构的过程中，通信接口与系统总线以及上位机通信连接，接收来自上位机的升级数据、原始校验字，并对接收到的升级数据、原始校验字通过系统总线进行转发，升级数据中包括用于电路重构的配置数据。
[0023]通用处理器与系统总线通讯连接，以获取经由系统总线转发的升级数据、原始校验字，并获取的升级数据进行校验以得到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硬件可编程音频芯片，其特征在于，包括：通用处理器、硬件可编程模块、存储模块、通信接口、系统总线；通信接口与系统总线连接，用于接收或发送数据，其中数据包括音频数据、升级数据；存储模块与系统总线连接，用于储存数据及下位机软件，且下位机软件可通过在线升级方法进行升级；通用处理器与系统总线连接，用于实现标准的音频协议栈、控制基本的音频数据访问和在线升级；硬件可编程模块与系统总线连接，用于通过在线升级方法并依据升级数据中的配置数据进行电路重构以实现不同的音频算法。2.如权利要求1所述的硬件可编程音频芯片，其特征在于，所述硬件可编程模块具体为eFPGA模块，eFPGA模块包括eFPGA配置器和eFPGA单元，其中eFPGA配置器和eFPGA单元均与系统总线连接，且eFPGA配置器还与eFPGA单元连接，eFPGA配置器用于接收经由系统总线转发的配置数据并将接收到的配置数据写入到eFPGA单元中，eFPGA单元依据所接收的配置数据进行电路重构。3.如权利要求2所述的硬件可编程音频芯片，其特征在于，还包括CODEC模块、DMA模块，CODEC模块、DMA模块均与系统总线连接，其中CODEC模块用于播放音频数据或采集录音数据，DMA模块用于芯片内部数据搬运。4.一种硬件可编程音频芯片在线升级系统，其特征在于，包括上位机和如权利要求1
...

【专利技术属性】
技术研发人员：陈迎春，孙建成，王翔，胡永华，侯宁，周帅，倪伟，
申请(专利权)人：合肥芯荣微电子有限公司，
类型：发明
国别省市：