【技术实现步骤摘要】
一种差分谐波混频器电路、芯片及接收机
[0001]本专利技术涉及微电子
，特别涉及一种差分谐波混频器电路、芯片及接收机。
技术介绍
[0002]混频器是无线收发机射频前端中实现频率变换的重要器件，接收机的射频前端将天线接收的射频信号转换为基带信号，发射机的射频前端将基带信号转变为射频信号。因此，射频前端中混频器技术指标的优劣将很大程度地影响整个毫米波系统的整体性能。
[0003]谐波混频器由于只需使用本振频率为射频频率的一半乃至更低频率的本振源，即可实现混频器的变频功能，因而谐波混频器对本振频率的要求不高，具有本振源成本低和设计较为简单的优势；但由于谐波混频器是基于本振信号的高次谐波分量进行混频，转换损耗较大且无法很好地抑制基波及谐波分量。
[0004]目前，在谐波混频器电路中常采用巴伦或变压器结构将单端本振信号LO转换为差分信号驱动平衡结构的混频器核心电路，以抑制LO偶次谐波信号，或者将中频差分输出转换为单端输出，以抑制二次谐波的泄漏，但巴伦和变压器电路会引入平衡度的限制，限制了中频输出端口和射频端口对本振信号的抑制效果，中频信号单端输出也会不可避免地引入或难以消除共模信号的干扰；而且，在谐波混频器电路中还常采用巴伦或移相结构进行隔离，以抑制射频信号对本振的干扰，但限于巴伦和移相结构的工作原理，针对射频信号的抑制被限制在满足某些特定条件的射频信号。
[0005]因此，有必要提出一种对谐波混频器的本振信号及其谐波分量有较好抑制效果，且能够较好地降低射频信号对本振的干扰的解决方案。>
技术实现思路
[0006]本申请的第一个方面，提供一种差分谐波混频器电路，不仅能够对本振信号及其谐波分量有较好抑制效果，还能够较好地降低射频信号对本振的干扰。
[0007]在本申请的第一方面中，提供的一种差分谐波混频器电路，其包括：
[0008]第一MOS管，第二MOS管；
[0009]第一谐振电路，第二谐振电路；
[0010]第一匹配电路，第二匹配电路；
[0011]以及，缝隙巴伦；
[0012]其中，所述第一MOS管的栅极与所述第二MOS管的栅极共同耦接于直流偏压输入端，且由本振信号输入端输入的本振信号耦合至所述第一MOS管的栅极与所述第二MOS管的栅极；
[0013]所述缝隙巴伦的第一输出端分别耦接于所述第一谐振电路的一端与所述第一匹配电路的一端，所述缝隙巴伦的第二输出端分别耦接于所述第二谐振电路的一端与所述第二匹配电路的一端，且由射频输入端输入的射频信号耦合至所述缝隙巴伦的输入端；
[0014]所述第一谐振电路的另一端耦接于所述第一MOS管的漏极，所述第二谐振电路的
另一端耦接于所述第二MOS管的漏极；所述第一匹配电路的另一端耦接至第一差分信号输出端，所述第二匹配电路的另一端耦接至第二差分信号输出端。
[0015]在一些可能的实施例中，构成所述缝隙巴伦的槽线的顶部和底部分别安装两个终端接地的1/4波长槽线。
[0016]在一些可能的实施例中，所述第一谐振电路和所述第二谐振电路被配置为具有相同的谐振电路结构；所述第一匹配电路和所述第二匹配电路被配置为具有相同的匹配电路结构。
[0017]在一些可能的实施例中，所述谐振电路结构为LC并联谐振电路。
[0018]在一些可能的实施例中，所述匹配电路结构包括：一条传输线、一个电容和一个电阻；其中，所述传输线的一端耦接于所述第一差分信号输出端或第二差分信号输出端，并分别通过所述电容以及所述电阻耦接于地，所述传输线的另一端耦接于所述缝隙巴伦的第一输出端或第二输出端。
[0019]在一些可能的实施例中，所述传输线被配置为通过一电容耦接于所述第一差分信号输出端或所述第二差分信号输出端。
[0020]在一些可能的实施例中，还包括：第一传输线、第二传输线、第三传输线以及第四传输线；
[0021]其中，所述第一传输线的一端耦接于所述第一MOS管的栅极，所述第二传输线的一端耦接于所述第二MOS管的栅极，所述第一传输线和所述第二传输线的另一端共同耦接于所述第三传输线的一端；所述直流偏压输入端通过所述第四传输线耦接于所述第三传输线的另一端，所述本振信号输入端通过一电容耦接于所述第三传输线的另一端。
[0022]本申请的第二方面，提供一种芯片，其包括：
[0023]衬底；以及，形成于所述衬底上的本申请的第一方面所提供的差分谐波混频器电路。
[0024]本申请的第三方面，提供一种接收机，其包括本申请的第一方面所提供的差分谐波混频器电路或本申请的第二方面所提供的芯片。
[0025]如此，本申请提供的差分谐波混频器电路中，射频信号单端输入至缝隙巴伦后，经缝隙巴伦转换为接近理想的差分信号，当差分信号加载到LO端口后会相互抵消，实现射频信号及其谐波到LO端口的高抑制度；而本振信号LO经MOS差分对管的栅极共模馈入后，本振信号LO及其谐波加载至缝隙巴伦的差分信号的输出端口，由于缝隙巴伦对共模信号具有高抑制度，会阻碍共模信号的传输，即可实现本振信号LO及其谐波到RF端口的高抑制度；而且，由于中频信号由MOS差分对管的漏极差分输出，可消除共模信号对中频信号的干扰，提高共模抑制度。
附图说明：
[0026]图1为本申请实施例中提供的一种差分谐波混频器电路的示意图；
[0027]图2为本申请实施例中提供的一种差分谐波混频器电路的示意图；
[0028]图3为在缝隙巴伦中单端信号转为差分信号时的电场分布图；
[0029]图4为在缝隙巴伦中共模信号从差分端输入时的电场分布图；
[0030]图5为本申请实施例中缝隙巴伦的简化模型示意图；
[0031]图6为本申请实施例中采用的缝隙巴伦结构在231GHz附近的幅度和相位不平衡度仿真结果图；
[0032]图7为图2所示的差分谐波混频器电路变频损耗仿真结果图；
[0033]图8为图2所示的差分谐波混频器电路LO和RF端口反射系数仿真结果图；
[0034]图9为图2所示的差分谐波混频器电路端口抑制度仿真结果图；
[0035]图10为图2所示的差分谐波混频器电路中频输出端口平衡度仿真结果图；
[0036]图11为本申请实施例中提供的一种芯片的结构示意图；
[0037]图12为本申请实施例中提供的接收机的结构示意图。
具体实施方式
[0038]下面结合附图及具体实施例对本专利技术作进一步的详细描述。但不应将此理解为本专利技术上述主题的范围仅限于以下的实施例，凡基于本
技术实现思路
所实现的技术均属于本专利技术的范围。
[0039]在本申请的一个实施例中，提供如图1所示的差分谐波混频器电路，其包括：
[0040]第一MOS管M1，第二MOS管M2；
[0041]第一谐振电路200a，第二谐振电路200b；
[0042]第一匹配电路300a，第二匹配电路300b；
[0043]以及，缝隙巴伦100；
【技术保护点】
【技术特征摘要】
1.一种差分谐波混频器电路，其特征在于，包括：第一MOS管，第二MOS管；第一谐振电路，第二谐振电路；第一匹配电路，第二匹配电路；以及，缝隙巴伦；其中，所述第一MOS管的栅极与所述第二MOS管的栅极共同耦接于直流偏压输入端，且由本振信号输入端输入的本振信号耦合至所述第一MOS管的栅极与所述第二MOS管的栅极；所述缝隙巴伦的第一输出端分别耦接于所述第一谐振电路的一端与所述第一匹配电路的一端，所述缝隙巴伦的第二输出端分别耦接于所述第二谐振电路的一端与所述第二匹配电路的一端，且由射频输入端输入的射频信号耦合至所述缝隙巴伦的输入端；所述第一谐振电路的另一端耦接于所述第一MOS管的漏极，所述第二谐振电路的另一端耦接于所述第二MOS管的漏极；所述第一匹配电路的另一端耦接至第一差分信号输出端，所述第二匹配电路的另一端耦接至第二差分信号输出端。2.如权利要求1所述的差分谐波混频器电路，其特征在于，构成所述缝隙巴伦的槽线的顶部和底部分别安装两个终端接地的1/4波长槽线。3.如权利要求1所述的差分谐波混频器电路，其特征在于，所述第一谐振电路和所述第二谐振电路被配置为具有相同的谐振电路结构；所述第一匹配电路和所述第二匹配电路被配置为具有相同的匹配电路结构。4.如权利要求3所述的差分谐波混频器电路，其特征...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。