一种用于宽带数字阵雷达的数据预处理单元制造技术

本发明专利技术公开一种用于宽带数字阵雷达的数据预处理单元，包括：锁相环模块，基于输入参考信号产生系统时钟和模数转换模块所需工作时钟；模数转换模块，用于接收宽带数字阵雷达的中频信号并将其转换为数字信号；总线模块，用于数据预处理单元各个模块的互联和信号交互；控制信息解码模块，用于将所述数据预处理单元接收到的控制信息解析得到工作参数配置信息并通过总线模块输出至相应的模块；下变频模块，用于对所述模数转换模块转换的数据进行降速、幅度相位补偿、频率变换和/或波束形成。本发明专利技术基于一体化思想，将模块进行集成化设计，可通过外部更改控制信息来实现不同的工作模式，大大提高应用的灵活性和适用范围。大大提高应用的灵活性和适用范围。大大提高应用的灵活性和适用范围。

【技术实现步骤摘要】
一种用于宽带数字阵雷达的数据预处理单元


[0001]本专利技术涉及雷达接收芯片设计领域。更具体地，涉及一种用于宽带数字阵雷达的数据预处理单元。

技术介绍

[0002]随着数字技术和集成电路工艺技术的发展，雷达、卫星通信等系统中越来越广泛地使用到了数字TR组件。同时伴随着雷达带宽的不断提高和高速信号处理技术的发展，雷达系统对大批量数据传输的速度和效率有了更高的需求，在宽带数字阵雷达中，由于阵列单元数目众多，采用传统的基于FPGA的数字组件来完成数字阵收发会带来成本高，体积大的问题。收发组件数字化、芯片化是未来雷达技术的发展趋势，因此对于宽带雷达接收，实现接收链路及数据预处理的芯片化、高集成度化是十分有必要的。

技术实现思路

[0003]本专利技术的一个目的在于提供一种用于宽带数字阵雷达的数据预处理单元，解决现有方案的FPGA(现场可编程门阵列)芯片在大规模使用情况下带来的高成本、大面积的不足。通过对下变频链路、数据预处理进行芯片化设计和对模拟ADC(模数转换)核进行数模混合集成，在实现对雷达接收数据640Msps采样率情况下有效降本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于宽带数字阵雷达的数据预处理单元，其特征在于，包括锁相环模块、模数转换模块、总线模块、同步脉冲模块、控制信息解码模块和多个下变频模块；其中，锁相环模块，基于输入参考信号产生系统时钟和模数转换模块所需工作时钟；模数转换模块，用于接收宽带数字阵雷达的中频信号并将其转换为数字信号；总线模块，用于数据预处理单元各个模块的互联和信号交互；控制信息解码模块，用于将所述数据预处理单元接收到的控制信息解析得到工作参数配置信息并通过总线模块输出至相应的模块；下变频模块，用于对所述模数转换模块转换的数据进行降速、幅度相位补偿、频率变换和/或波束形成。2.如权利要求1所述数据预处理单元，其特征在于，所述数据预处理单元进一步包括：模式配置模块，用于根据控制信息解码模块解析的控制信息，配置下变频模块的工作模式。3.如权利要求1所述数据预处理单元，其特征在于，所述总线模块采用虚拟交叉互联网络，互不干涉的两条传输路径，可同时占据总线进行数据传输。4.如权利要求1所述数据预处理单元，其特征在于，所述数据预处理单元进一步包括：同步脉冲模块，用于基于外部同步信号与系统时钟的相位关系，并进行防撞沿调整。5.如权利要求1所述数...

【专利技术属性】
技术研发人员：黄媛，杨帆，张博文，
申请(专利权)人：北京无线电测量研究所，
类型：发明
国别省市：