一种芯片功能验证系统技术方案

本发明专利技术公开一种芯片功能验证系统，本发明专利技术涉及集成电路技术领域，用于解决现有技术中芯片在原型验证阶段，主要基于FPGA平台进行逻辑功能验证测试，无法在该平台进行芯片的实际应用场景功能验证测试的问题。包括：FPGA主板以及业务功能板；FPGA主板至少包括FPGA芯片、全局时钟模块、调试接口以及第一高速连接器；业务功能板至少包括电平转换芯片、驱动模块、开关管、电机以及第二高速连接器；业务功能板连接FPGA主板；第二高速连接器一端与第一高速连接器连接，第二高速连接器另一端与电平转换芯片连接。在芯片原型验证阶段，可以同时进行逻辑功能和芯片实际应用场景验证测试，降低芯片EC风险，提高成功率。提高成功率。提高成功率。

【技术实现步骤摘要】
一种芯片功能验证系统


[0001]本专利技术涉及集成电路
，尤其涉及一种芯片功能验证系统。

技术介绍

[0002]随着国际形势复杂，国内集成电路行业发展迅速，积累多年，通用IP的成熟度高，当前主要是进行系统芯片(SoC，System on Chip)设计，在系统层面上综合不同的IP，用软件、硬件的设计和验证，在一颗芯片上实现复杂的功能。所谓芯片功能验证，是指采用相应的验证语言、验证工具、验证方法，在芯片投入生产之前，验证芯片的设计是否符合预期的功能。
[0003]在SoC设计过程中，功能验证测试是至关重要的一步，主要是为了发现逻辑设计的BUG，提高逻辑设计的准确性，与EDA仿真保持一致性。目前，芯片在原型验证阶段，主要基于FPGA平台进行逻辑功能验证测试，无法在该平台进行芯片的实际应用场景功能验证测试。
[0004]因此，亟需提供一种更为可靠的芯片功能验证系统。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片功能验证系统，用于解决现有技术中芯片在原型验证阶段，主要基于FPGA平台进行逻辑功能验证本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片功能验证系统，其特征在于，包括：FPGA主板以及业务功能板；所述FPGA主板至少包括FPGA芯片、全局时钟模块、调试接口以及第一高速连接器；所述全局时钟模块为所述FPGA芯片输入相关时钟；所述调试接口用于对所述FPGA芯片进行测试调试；所述第一高速连接器与所述FPGA芯片引出来的信号引脚连接；所述业务功能板至少包括电平转换芯片、驱动模块、开关管、电机以及第二高速连接器；所述业务功能板连接所述FPGA主板；所述第二高速连接器一端与所述第一高速连接器连接，所述第二高速连接器另一端与所述电平转换芯片连接；所述电平转换芯片对所述FPGA主板的输出电压进行电平转换；所述开关管一端与所述驱动模块连接，所述开关管另一端与所述电机连接；所述电机控制所述开关管的驱动模块进行驱动。2.根据权利要求1所述的系统，其特征在于，所述FPGA芯片包括不带内核的第一芯片以及带内核的第二芯片；所述第一芯片用于运行数字逻辑代码；所述第二芯片用于进行数字逻辑代码烧录下载，所述第二芯片与PC端的上位机配合；所述第一高速连接器以及所述第二高速连接器均与所述第一芯片引出来的信号引脚连接。3.根据权利要求1所述的系统，其特征在于，所述业务功能板还包括：信号转换模块、CAN收发器模块、CAN模块、PWM模块、ADC模块、运放模块以及比较器模块；所述信号转换模块用于负责USB最底层的信号转换；所述CAN收发器模块用于将CAN控制器的TTL信号转换成CAN总线的差分信号；所述CAN模块用于对接CAN接口器件；所述PWM模块用于基于脉冲宽度调制对电机进行控制；所述ADC模块用于进行模数转换，将运放的模拟输出电压转换成数字信号；所述运放模块用于将微弱的采样信号进行放大；所述比较器模块用于当采样信号超过设计阈值，保护逻辑电平。4.根据权利要求2所述的系统，其特征在于，所述全局时钟模块包括第一全局时钟模块以及第二全局时钟模块；调试接口包括第一调试接口以及第二调试接口；所述FPGA主板还包括：第一供电模块、串口模块、第一复位模块以及通用输入输出模块；所述第一供电模块、所述第一全局时钟模块、所述第一调试接口、所述串口模块、所述第一复位模块以及所述通用输入输出模块均与所述第一芯片连接；所述第一供电模块用于为所述第一芯片供电；所述第一全局时钟模块为所述第一芯片的时钟输入；所述第一调试接口用于所述第一芯片的JTAG调试；所述串口模块用...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：成都爱旗科技有限公司，
类型：发明
国别省市：