一种SOC芯片系统级验证系统及方法技术方案

技术编号:36950051 阅读:38 留言:0更新日期:2023-03-22 19:10
本发明专利技术提出了一种SOC芯片系统级验证系统及方法,包括:硬件平台顶层、验证平台和脚本文件;其中,所述验证平台通过GPI接口与硬件平台顶层连接,完成所述验证平台对待测SOC芯片系统中硬件的激励驱动,并获取硬件数据;脚本文件指定待测SOC芯片系统中的设计代码和验证代码,并指定仿真类型;所述硬件平台顶层用于运行待测SOC芯片系统中的硬件。本发明专利技术中验证系统和测试用例均使用Python实现,无需引入其他语言、脚本,省去建立复杂的UVM验证环境,环境搭建容易,可以同时实现以总线行为为激励入口和以c程序为激励入口的测试方法,该验证方法以随机约束和覆盖率驱动为原则,具有灵活高效、可快速收敛、验证效率高的特点。验证效率高的特点。验证效率高的特点。

【技术实现步骤摘要】
一种SOC芯片系统级验证系统及方法


[0001]本专利技术涉及一种验证系统及方法,特别是一种SOC芯片系统级验证系统及方法。

技术介绍

[0002]IP复用使得SOC设计更为简单、快捷,但仍然需要在系统级进行验证,传统的testbench无法实现灵活的随机约束和结果自查,从0搭建UVM验证环境需要前期消耗大量的时间搭建验证平台。

技术实现思路

[0003]专利技术目的:本专利技术所要解决的技术问题是针对现有技术的不足,提供一种SOC芯片系统级验证系统及方法。
[0004]为了解决上述技术问题,本专利技术公开了一种SOC芯片系统级验证系统及方法,包括:硬件平台顶层、验证平台和脚本文件;
[0005]其中,所述验证平台通过GPI接口与硬件平台顶层连接,完成所述验证平台对待测SOC芯片系统中硬件的激励驱动,并获取硬件数据;脚本文件指定待测SOC芯片系统中的设计代码和验证代码,并指定仿真类型;所述硬件平台顶层用于运行待测SOC芯片系统中的硬件。
[0006]所述硬件平台顶层,包括:待测设计即待测SOC芯片系统和外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SOC芯片系统级验证系统,其特征在于,包括:硬件平台顶层、验证平台和脚本文件;其中,所述验证平台通过GPI接口与硬件平台顶层连接,完成所述验证平台对待测SOC芯片系统中硬件的激励驱动,并获取硬件数据;脚本文件指定待测SOC芯片系统中的设计代码和验证代码,并指定仿真类型;所述硬件平台顶层用于运行待测SOC芯片系统中的硬件。2.根据权利要求1中所述的一种SOC芯片系统级验证系统,其特征在于,所述硬件平台顶层,包括:待测设计即待测SOC芯片系统和外部的设备模型;所述硬件平台顶层运行在仿真器中。3.根据权利要求2中所述的一种SOC芯片系统级验证系统,其特征在于,所述验证平台,包括:测试用例、激励模型以及计分板。4.根据权利要求3中所述的一种SOC芯片系统级验证系统,其特征在于,所述测试用例包括两类协程,即公共配置的协程和特定功能相关的协程:根据不同功能模块的工作流进行程配置,协程通过访问硬件信号在硬件平台顶层中的层次化路径完成硬件信号的驱动和采集,与硬件平台之间通常进行信号级别的通信。5.根据权利要求4中所述的一种SOC芯片系统级验证系统,其特征在于,所述激励模型用于遵循设定协议的信号束:通信总线,按照接口协议完成激励的驱动和响应的采集,与硬件平台之间进行信号束级别的通信。6.根据权利要求5中所述的一种SOC芯片系统级验证系统,其特征在于,所述计分板通过比对从待测SOC芯片系统中采集到的响应数据和期望值的异同,判断响应数据是否正确,给出测试用例通过与否的标志,并打印结论。7.根据权利要求6中所述的一种SOC芯片系统级验证系统,其特征在于,所述脚本文件用于设置测试参数,包括:通过设置待测SOC芯片系统的顶层模块和包含所有代码的文件列表指定设计代码;通过定义测试用例的名称指定参与仿真的验证代码;通过全局变量的定义对仿真类型进行区分。8.根据权利要求7中所述的一种SOC芯片系统级验证系统,其特征在于,所述脚本文件设置的测试参数,包括:前仿...

【专利技术属性】
技术研发人员:梁红蕾
申请(专利权)人:杭州万高科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1