具有非磁性非晶插入层的磁性隧道结结构制造技术

本发明专利技术公开了一种半导体存储器件，包括底部电极、设置在底部电极上方的磁性隧道结(MTJ)结构、设置在磁性隧道结结构和底部电极之间的晶种层、以及设置在晶种层和底部电极之间的非磁性非晶插入层。间的非磁性非晶插入层。间的非磁性非晶插入层。

【技术实现步骤摘要】
具有非磁性非晶插入层的磁性隧道结结构


[0001]本专利技术涉及磁存储器件，更具体地，涉及磁阻随机存取存储器(MRAM)单元中改进的磁性隧道结(MTJ)结构。

技术介绍

[0002]磁阻随机存取存储器(MRAM)是基于硅CMOS与MTJ技术的集成，是一项重要的新兴技术，与现有的SRAM、DRAM、Flash等半导体存储器具有很强的竞争力。MRAM器件通常由平行的第一导线阵列，例如水平面上的字线，平行的第二导线阵列，例如位线，位于第二水平面上，和与第一导线垂直的方向上隔开并插入形成在第一导线和第二导线之间交叉位置处的MTJ组件所构成。通常，存取晶体管可以设置在第一导线阵列下方以选择MRAM阵列内的某些MRAM单元用于读取或写入操作。
[0003]MTJ组件基于隧道磁阻(TMR)效应而运作，其层堆叠的配置为两个铁磁层被薄的非磁性介电层或隧道势垒层(tunnel barrier layer)隔开。若隧道势垒层足够薄(通常为几埃到几纳米)，电子可以从一个铁磁体隧穿到另一个。在MRAM器件中，MTJ组件通常形成在底部电极和顶部电极之间。随后被图案化以形成MTJ组件的MTJ叠层可以通过依次沉积晶种层、由彼此反铁磁耦合的两个参考钉扎层(reference
‑
pinned layers)形成的参考层，和一个介于参考钉扎层和隧道势垒层之间的极化增强层(PEL)、薄隧道势垒层、铁磁“自由”层(ferromagnetic“free”layer)或存储层以及覆盖层(capping layer)来形成。
[0004]在本
仍需要磁存储器件中改进的MTJ结构，其能够提供高垂直磁各向异性(PMA)、低阻尼、更高的自旋转移矩(STT)效率、更小的矫顽力(Hc)分布和/或临界电压(Vc)和高TMR比。

技术实现思路

[0005]本专利技术的一个目的是提供改进的MTJ结构，以解决上述现有技术的不足或缺点。
[0006]本专利技术一方面提供一种半导体存储器件，包括：底部电极；磁性隧道结结构，设置在所述底部电极上方；晶种层，设置在所述磁性隧道结结构和所述底部电极之间；以及非磁性非晶插入层，设置在所述晶种层和所述底部电极之间。
[0007]根据本专利技术实施例，所述晶种层包括Pt、Co、Ru、Ir或其组合。
[0008]根据本专利技术实施例，所述非磁性非晶插入层包括直接设置在所述底部电极上的底层、直接设置在所述底层上的中间层以及直接设置在所述中间层上的顶层，其中，所述底层、所述中间层和所述顶层具有不同的组成，且其中，所述非磁性非晶插入层还包括底层/中间层/顶层的多层结构，形式为[底层/中间层/顶层]n，其中n是重复次数。
[0009]根据本专利技术实施例，所述底层为非晶磁性膜，所述中间层为非磁性导电膜，所述顶层为非磁性金属膜。
[0010]根据本专利技术实施例，所述非晶磁性膜包括(Co
x
Fe
100
‑
x
)
y
B
100
‑
y
，其中0≤x≤100且20≤y≤80。
[0011]根据本专利技术实施例，所述非晶磁性膜的厚度为2
‑
10埃。
[0012]根据本专利技术实施例，所述非晶磁性膜包括CoFeB、TbFe、TbCo、GdCo、CoFeBTa、CoFeBW、CoFeBMo、CoSiBZr、CoFeBTi、CoFeBHc、CoFeBNb或CoFeSi。
[0013]根据本专利技术实施例，所述非磁性导电膜包括MgO、LaNiOx、TiOx、MgZnOx、TaN或TiN。
[0014]根据本专利技术实施例，所述非磁性导电膜的厚度为0.1
‑
5埃。
[0015]根据本专利技术实施例，所述非磁性金属膜包括Ta、W、Mo、Zr、Ti、Hf、Nb或其组合。
[0016]根据本专利技术实施例，所述非磁性金属膜的厚度为0.1
‑
10埃。
[0017]根据本专利技术实施例，所述底层为非磁性金属膜，所述中间层为非磁性导电膜，所述顶层为非晶磁性膜。
[0018]根据本专利技术实施例，所述非磁性金属膜包括Ta、W、Mo、Zr、Ti、Hf、Nb或其组合。
[0019]根据本专利技术实施例，所述非磁性导电膜包括MgO、LaNiO
x
、TiO
x
、MgZnO
x
、TaN或TiN。
[0020]根据本专利技术实施例，所述非晶磁性膜包括(Co
x
Fe
100
‑
x
)
y
B
100
‑
y
，其中0≤x≤100且20≤y≤80。
[0021]根据本专利技术实施例，所述非晶磁性膜的厚度为2
‑
10埃。
[0022]根据本专利技术实施例，所述非晶磁性膜包括CoFeB、TbFe、TbCo、GdCo、CoFeBTa、CoFeBW、CoFeBMo、CoSiBZr、CoFeBTi、CoFeBHc、CoFeBNb或CoFeSi。
[0023]根据本专利技术实施例所述的半导体存储器件还包括：绝缘体，围绕所述底部电极，其中所述非磁性非晶插入层与所述底部电极和所述绝缘体直接接触。
[0024]根据本专利技术实施例，所述底部电极具有第一宽度，所述磁性隧道结结构具有第二宽度，其中，所述第二宽度大于所述第一宽度。
[0025]根据本专利技术实施例，所述绝缘体包括氧化硅。
附图说明
[0026]所附图式系提供用以方便对本专利技术更进一步的了解，其构成本说明书的一部分。所附图式与说明书内容一同阐述之本专利技术实施例，有助于解释本专利技术的原理原则。在图式中：
[0027]图1是本专利技术一实施例的MTJ结构的剖面示意图；
[0028]图2是本专利技术另一实施例的MTJ结构的剖面示意图；以及
[0029]图3是显示根据本专利技术另一实施例的包括重复三层结构的示例性MTJ结构的剖面示意图。
[0030]其中，附图标记说明如下：
[0031]10：MTJ结构
[0032]10a：MTJ结构
[0033]10b：MTJ结构
[0034]101：金属层
[0035]102：底部电极
[0036]103：非磁性非晶插入层
[0037]103a：底层
[0038]103b：中间层
[0039]103c：顶层
[0040]104：晶种层
[0041]105：参考层
[0042]106：隧道势垒层
[0043]107：存储层
[0044]108：顶部电极
[0045]IL：绝缘体
[0046]w1：第一宽度
[0047]w2：第二宽度
具体实施方式
[0048]通过参考以下优选实施例的详细描述和附图，可以更容易地理解实施例的优点和特征。然而，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：底部电极；磁性隧道结结构，设置在所述底部电极上方；晶种层，设置在所述磁性隧道结结构和所述底部电极之间；以及非磁性非晶插入层，设置在所述晶种层和所述底部电极之间。2.根据权利要求1所述的半导体存储器件，其特征在于，所述晶种层包括Pt、Co、Ru、Ir或其组合。3.根据权利要求1所述的半导体存储器件，其特征在于，所述非磁性非晶插入层包括直接设置在所述底部电极上的底层、直接设置在所述底层上的中间层以及直接设置在所述中间层上的顶层，其中，所述底层、所述中间层和所述顶层具有不同的组成，且其中，所述非磁性非晶插入层还包括底层/中间层/顶层的多层结构，形式为[底层/中间层/顶层]n，其中n是重复次数。4.根据权利要求3所述的半导体存储器件，其特征在于，所述底层为非晶磁性膜，所述中间层为非磁性导电膜，所述顶层为非磁性金属膜。5.根据权利要求4所述的半导体存储器件，其特征在于，所述非晶磁性膜包括(Co
x
Fe
100
‑
x
)
y
B
100
‑
y
，其中0≤x≤100且20≤y≤80。6.根据权利要求4所述的半导体存储器件，其特征在于，所述非晶磁性膜的厚度为2
‑
10埃。7.根据权利要求4所述的半导体存储器件，其特征在于，所述非晶磁性膜包括CoFeB、TbFe、TbCo、GdCo、CoFeBTa、CoFeBW、CoFeBMo、CoSiBZr、CoFeBTi、CoFeBHc、CoFeBNb或CoFeSi。8.根据权利要求4所述的半导体存储器件，其特征在于，所述非磁性导电膜包括MgO、LaNiOx、TiOx、MgZnOx、TaN或TiN。9.根据权利要求4所述的半导体存储器件，其特征在于，所述非磁性导电膜的厚度为0.1
‑
5埃。10.根据权利要求4所述的半导体存储器件，其特征在于，所述非磁性金...

【专利技术属性】
技术研发人员：崔永硕，马勤礼，陈威全，
申请(专利权)人：芯合半导体有限公司，
类型：发明
国别省市：