一种AGC控制环路及其接收通路制造技术

本发明专利技术公开了一种AGC控制环路及其接收通路，一种AGC控制环路包括：信号通路部，所述信号通路部包括依次连接的第一数控衰减器、第一放大滤波部件、第二数控衰减器和第二放大滤波部件；数字AGC检测模块，所述数字AGC检测模块包括依次连接的检波器、模数转换器、FPGA器件和模数转换器；其中，所述检波器连接所述第二放大滤波部件的信号输出端；所述FPGA器件分别与所述第一数控衰减器的信号输入端和所述第二数控衰减器的信号输入端连接。本发明专利技术使用AGC控制环路，采用了FPGA实现AGC算法，利用了FPGA高速并行处理的特性加快接收通路的AGC响应速度，同时降低信号传输失真。同时降低信号传输失真。同时降低信号传输失真。

【技术实现步骤摘要】
一种AGC控制环路及其接收通路


[0001]本专利技术涉及自动增益控制
，具体涉及一种AGC控制环路及其接收通路。

技术介绍

[0002]在微波及射频接收通路中，面对接收输入信号幅度非常大的动态范围，需要将相对稳定且合适幅度的中频信号输出至后端模数转换器，此时需要用到AGC技术。
[0003]自动增益控制(AGC，Automatic Gain Control)是指使放大电路的增益自动地随信号强度而调整的自动控制方法。实现这种功能的电路简称AGC控制环路。AGC控制环路是闭环电子电路，是一个负反馈系统，它可以分成增益受控放大电路和控制电压形成电路两部分。增益受控放大电路位于正向放大通路，其增益随控制电压而改变。
[0004]一般的AGC实现方案如图1所示，该AGC方案在中频输出处检波，得到中频输出幅度，再通过模拟电路，如积分比较运算放大器，得到AGC控制电压来控制接收射频通路中的可控衰减器(如压控衰减器或可控增益放大器)，来自适应调整接收通路增益，以获得后端模数转换器所需的稳定且合适的中频输出幅度。
[0005]上述AGC方案受限于接收通路中的滤波器时延特性，模拟AGC处理的固定信号响应特性。传统的AGC电路大都采用模拟电路,但由于模拟AGC缺乏智能性，难以实现复杂的控制算法，且精度不高、调试复杂。在实际使用中会导致AGC响应速度受限，无法兼顾快速响应与降低信号传输失真，以及难以适应复杂多样的信号调制方式。
[0006]现有技术存在以下问题：
[0007]接收通路中的AGC控制环路受滤波器时延特性和模拟AGC处理固定信号响应特性的影响，无法兼顾快速响应与降低信号传输失真。

技术实现思路

[0008]本专利技术所要解决的技术问题是AGC控制环路无法兼顾快速响应与降低信号传输失真，目的在于提供一种AGC控制环路及其接收通路，解决AGC控制环路无法兼顾快速响应与降低信号失真的问题。
[0009]本专利技术通过下述技术方案实现：
[0010]一种AGC控制环路，包括信号通路部，所述信号通路部包括依次连接的第一数控衰减器、第一放大滤波部件、第二数控衰减器和第二放大滤波部件；数字AGC检测模块，所述数字AGC检测模块包括依次连接的检波器、模数转换器和FPGA器件；其中，所述检波器连接所述第二放大滤波部件的信号输出端；所述FPGA器件分别与所述第一数控衰减器的控制信号端和所述第二数控衰减器的控制信号端连接。
[0011]上述技术方案中，检波器与第二放大滤波部件的信号输出端连接，FPGA器件与第一数控衰减器的控制信号端连接，第一数控衰减器、第一放大滤波部件、第二数控衰减器、第二放大滤波部件、检波器、模数转换器和FPGA器件形成了一个AGC控制环路。AGC控制环路先对信号通路部输出的信号用检波器检波，然后使用模数转换器将检波器输出的信号转换
成数字信号送至FPGA器件,利用FPGA器件的高速并行处理的特性，快速计算所需的衰减控制值，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成AGC稳定控制流程。在使用FPGA器件实现AGC算法完成AGC快速响应的同时，降低了信号传输失真。
[0012]进一步的，所述FPGA器件包括数据处理单元、收敛判断单元、衰减控制值查询地址处理单元和衰减器值输出控制单元；所述数据处理单元与所述收敛判断单元连接，所述收敛判断单元与所述衰减控制值查询地址处理单元连接，所述衰减控制值查询地址处理单元与所述衰减器值输出控制单元连接。
[0013]进一步的，所述数据处理单元用于对检波电压进行采样并采样的检波电压进行数据抽取，并将数据抽取后的检波电压送入所述收敛判断单元。
[0014]进一步的，所述数据抽取包括一个基础倍率的抽取和一次由AGC查表值设置倍率的抽取。
[0015]进一步的，所述收敛判断单元用于对数据抽取后的检波电压进行收敛判断，并将收敛判断的结果送入衰减控制值查询地址处理单元。
[0016]进一步的，所述衰减控制值查询地址处理单元用于根据收敛判断的结果进行数值运算，并将数值运算的结果作为AGC收敛后的数控衰减器控制值的查询地址送入所述衰减器值输出控制单元。
[0017]进一步的，所述收敛判断单元和所述衰减控制值查询地址处理单元均包括积分滤波器。
[0018]进一步的，所述FPGA器件设置有用于匹配不同的信号调制方式的时钟模块。
[0019]进一步的，所述模数转换器采用高速并行ADC。
[0020]进一步的，一种接收通路，包括依次连接的射频信号通路、混频器和中频信号通路；
[0021]所述射频信号通路和所述中频信号通路均包括信号通路滤波器和AGC控制环路。
[0022]从以上技术方案中可以看出，检波器与第二放大滤波部件的信号输出端连接，FPGA器件与第一数控衰减器的控制信号端连接，第一数控衰减器、第一放大滤波部件、第二数控衰减器、第二放大滤波部件、检波器、模数转换器和FPGA器件形成了一个AGC控制环路。在信号通路中的射频信号通路形成了一个AGC控制环路，在信号通路中的中频信号通路也形成了一个AGC控制环路，射频信号通路中AGC控制环路与中频信号通路中的AGC控制环路形成双重AGC控制环路，加快了信号通路的AGC响应速度。
[0023]每个AGC控制环路先对信号通路部输出的信号用检波器检波，然后使用模数转换器将检波器输出的信号转换成数字信号送至FPGA器件,利用FPGA器件的高速并行处理的特性，快速计算所需的衰减控制值，同时对信号特性进行评估和判定，获得稳态的数控衰减器控制值，完成AGC稳定控制流程。在使用FPGA器件实现AGC算法完成AGC快速响应的同时，降低了信号传输失真。
[0024]FPGA器件实现数字AGC算法主要通过信号抽取模块、衰减偏移值查找表、衰减运算模块、均值计算模块、衰减值查找表和判决模块。
[0025]经信号抽取模块过滤后的信号传输至衰减偏移值查找表中，从衰减偏移值查找表中对比查找到相对应的衰减偏移值，再通过衰减运算模块对衰减偏移值进行运算。在以上对传输的信号进行处理的模块中，衰减偏移值的查找采用了查找表结构，进一步加快了AGC
控制环路的响应速度。
[0026]均值计算模块的信号输入端分别与衰减运算模块的输出端和信号抽取模块的输出端相连接。均值计算模块对衰减运算模块输出的控制衰减值和信号抽取模块输出的ADC采样值做均值计算，得出实际的数控衰减值。衰减运算模块的输出端还连接有衰减值查找表，衰减运算模块在将控制衰减值向均值计算模块输出的同时也向衰减值查找表输出控制衰减值。通过控制衰减值在衰减值查找表中查找，最终得出该控制衰减值理论上的数控衰减值。均值计算模块和衰减运算模块并行运行，解决了传统模拟AGC处理的固定信号响应特性，利用FPGA器件并行处理的特性，加快了数字AGC检测模块的处理速度，从而加快AGC控制环路的响应速度。
[0027]均值计算模块分别取信号抽取模块的输出值和衰减运算模块的输出值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AGC控制环路，其特征在于，包括：信号通路部，所述信号通路部包括依次连接的第一数控衰减器、第一放大滤波部件、第二数控衰减器和第二放大滤波部件；数字AGC检测模块，所述数字AGC检测模块包括依次连接的检波器、模数转换器和FPGA器件；其中，所述检波器连接所述第二放大滤波部件的信号输出端；所述FPGA器件分别与所述第一数控衰减器的控制信号端和所述第二数控衰减器的控制信号端连接。2.根据权利要求1所述的一种AGC控制环路，其特征在于，所述FPGA器件包括数据处理单元、收敛判断单元、衰减控制值查询地址处理单元和衰减器值输出控制单元；所述数据处理单元与所述收敛判断单元连接，所述收敛判断单元与所述衰减控制值查询地址处理单元连接，所述衰减控制值查询地址处理单元与所述衰减器值输出控制单元连接。3.根据权利要求2所述的一种AGC控制环路，其特征在于，所述数据处理单元用于对检波电压进行采样并采样的检波电压进行数据抽取，并将数据抽取后的检波电压送入所述收敛判断单元。4.根据权利要求3所述的一种AGC控制环路，其特征在于，所述数据抽取包括一个基础倍率的...

【专利技术属性】
技术研发人员：杨柳青，胡勇，周鹏，王金阳，
申请(专利权)人：成都天奥信息科技有限公司，
类型：发明
国别省市：