一种基于LPC总线的MDIO接口方法及系统技术方案

本发明专利技术涉及技术领域，更具体地，涉及一种基于LPC总线的MDIO接口方法及系统。该方案包括通过MDC和MDIO接口进行FPGA与网络交换芯片的连接;通过LPC总线使CPU与FPGA连接;在FPGA内设置多个寄存器，用于进行数据收发;需要MDIO写时，CPU通过LPC总线，连接SLAVE外设;通过FPGA内部的寄存器进行信息非加密，形成加密传输数据;在PHY内部的寄存器内部，获取加密传输数据，并进行解密运算，判断是否正确。该方案在进行MDIO总线通信时，通过FPGA进行数据传输，并在完成这个数据传输过程中，结合了时间序列号和物理地址代码进行准确可靠的信息校验，实现准确可靠的数据传递和存储。实现准确可靠的数据传递和存储。实现准确可靠的数据传递和存储。

【技术实现步骤摘要】
一种基于LPC总线的MDIO接口方法及系统


[0001]本专利技术涉及
，更具体地，涉及一种基于LPC总线的MDIO接口方法及系统。

技术介绍

[0002]CPU进行外部通信时，需要结合诸多接口完成，不同的接口一般难以通用，导致常常需要配置诸多响应的外设，实现有效的可编程逻辑器件设置。
[0003]在本专利技术技术之前，现有技术中CPU若要控制PHY时，一般是缺乏对应的引脚的，导致一般情况下，如果CPU自身带MAC，外部连接phy的，CPU往往带MDIO接口用于PHY的管理。但是大多数通用型CPU，并没有独立的MDIO，部分CPU虽然有MDIO接口但是绑定与特定应用场景或者工作模式，比如INTEL X86平台的P5000/C5000。

技术实现思路

[0004]鉴于上述问题，本专利技术提出了一种基于LPC总线的MDIO接口方法及系统，在进行MDIO总线通信时，通过FPGA或者CLPD进行数据传输，并在完成这个数据传输过程中，结合了时间序列号和物理地址代码进行准确可靠的信息校验，实现准确可靠的数据传递和存储。
...

【技术保护点】

【技术特征摘要】
1.一种基于LPC总线的MDIO接口方法，其特征在于，该方法包括：通过MDC和MDIO接口进行CLPD或FPGA与网络交换芯片的连接；通过LPC总线使CPU与CLPD或FPGA连接 ；在CLPD或FPGA内设置多个寄存器，用于进行数据收发；需要MDIO写时，CPU通过LPC总线，连接CPLD和FPGA中的SLAVE 外设；通过CLPD或FPGA内部的寄存器进行信息非加密，形成加密传输数据；在PHY内部的寄存器内部，获取加密传输数据，并进行解密运算，判断是否正确。2.如权利要求1所述的一种基于LPC总线的MDIO接口方法，其特征在于，所述通过MDC和MDIO接口进行CLPD或FPGA与网络交换芯片的连接，具体包括：所述CLPD或FPGA通过MDC与网络交换Switch芯片连接；所述CLPD或FPGA通过MDC与多口PHY芯片连接。3.如权利要求1所述的一种基于LPC总线的MDIO接口方法，其特征在于，所述通过LPC总线使CPU与CLPD或FPGA连接 ，具体包括：在CPU上选取LPC总线；在CLPD或FPGA内选取LPC Slave总线；将LPC总线与LPC Slave总线连接，进行数据收发。4.如权利要求1所述的一种基于LPC总线的MDIO接口方法，其特征在于，所述在CLPD或FPGA内设置多个寄存器，用于进行数据收发，具体包括：在CLPD或FPGA内设置多个寄存器；通过寄存器将CPU传输来的数据进行存储；通过寄存器能够与网络交换芯片进行数据交换。5.如权利要求1所述的一种基于LPC总线的MDIO接口方法，其特征在于，所述需要MDIO写时，CPU通过LPC总线，连接CPLD和FPGA中的SLAVE 外设，具体包括：在需要MDIO写时，通过CPU经由LPC总线连接至CPLD或FPGA进行SLAVE外设；根据LPC映射的地址，访问在CLPD或FPGA内设置多个寄存器。6.如权利要求1所述的一种基于LPC总线的MDIO接口方法，其特征在于，所述通过CLPD或FPGA内部的寄存器进行信息非加密，形成加密传输数据，具体包括：通过CLPD或FPGA读取内部的寄存器，获得具体的存储信息；根据具体的存储信息，将当前的时间转换为时间序列号；将所述时间序列号作为存储信息的一部分，并利用第一计算公式计算加密序列；利用第二计算公式计算加密时...

【专利技术属性】
技术研发人员：陈先良，
申请(专利权)人：北京乐研科技股份有限公司，
类型：发明
国别省市：