一种解调数据的传输方法和装置制造方法及图纸

本发明专利技术公开了一种解调数据的传输方法和装置，该方法应用于控制芯片，包括：根据从上位机发送的启动指令启动DMA通道；若当前解调数据达到第一预设数据量，根据当前解调数据和当前数据通道的通道标识进行组帧，并将组帧得到的帧数据输入第一FIFO；若各第一FIFO中存在目标FIFO，将各目标FIFO中的数据输出并进行复接，并将复接得到的复接数据输入DDR缓存；若DDR缓存中的数据量达到预设DMA大小，将DDR缓存中的数据经DMA通道写入上位机中的预设物理地址，并在预设物理地址中的数据量达到预设DMA大小时，向上位机发送中断信号，以使上位机读取预设物理地址中的数据并按各通道标识获取各解调数据，从而在降低传输复杂度的同时，提高了传输卫星解调数据的带宽利用率。提高了传输卫星解调数据的带宽利用率。提高了传输卫星解调数据的带宽利用率。

【技术实现步骤摘要】
一种解调数据的传输方法和装置


[0001]本申请涉及数传通信
，更具体地，涉及一种解调数据的传输方法和装置。

技术介绍

[0002]在卫星数传数据的接收过程中，高速数传基带能够通过星地射频链路接收卫星下行数传信号，进行解调、帧同步、解扰和信道译码等处理，并将处理后的数传数据经网络分发至后端的接收设备。目前国内主流高速数传基带支持的码速率在1Mbps到2Gbps之间。未来高速数传基带产品的发展趋势主要向更多数据通道、更高码速率和更高效的频谱利用率等方向发展，以适应未来不同的卫星数传载荷。
[0003]在现有的多通道解调数据处理方案中，数据由底层板卡（即控制芯片）经过PCIe DMA（Direct Memory Access，直接内存访问）传输至上位机。一般地，多通道数据传输方法可分为两类：一是不同通道的数据传输采用等数量的DMA通道来完成，不同DMA通道的传输大小是根据相应数据通道的码速率分别进行设置的，此种方法能够保证DMA数据处理时的正确性和带宽利用的高效性，但缺点是随着通道数增加，DMA通道的数量也随之增加，这便造成了硬件资源占用多、底层板卡实现时消耗资源大、复杂度高的情况；二是不同通道的数据传输由一个DMA通道来完成，每次只传输一个数据通道的数据内容，该方法能够节约硬件资源和减少底层板卡的复杂程度，但为了保证传输的正确性且兼顾较宽的码速率范围（1Mbps~2Gbps），需要按照最高码速率设定DMA通道的传输大小，当仅有一个数据通道的低速数据进行传输且按照最高码速率设定DMA通道的传输大小时，造成较低的DMA传输效率，无法适用更宽的码速率范围。
[0004]因此，如何在降低传输复杂度的同时，提高传输卫星解调数据的带宽利用率，是目前有待解决的技术问题。

技术实现思路

[0005]本申请实施例提供一种解调数据的传输方法和装置，用以在降低传输复杂度的同时，提高传输卫星解调数据的带宽利用率。
[0006]第一方面，提供一种解调数据的传输方法，应用于包括控制芯片和上位机的系统中，所述控制芯片中设置有多个用于接收解调数据的数据通道和至少一个DDR缓存，各所述数据通道分别带有一个通道标识且分别对应一个第一FIFO，所述控制芯片和所述上位机之间设置有一条基于PCIe的DMA通道，所述方法包括：所述控制芯片根据从所述上位机发送的启动指令启动所述DMA通道；若当前数据通道中的当前解调数据达到第一预设数据量，所述控制芯片根据所述当前解调数据和所述当前数据通道的通道标识进行组帧，并将组帧得到的帧数据输入与当前数据通道对应的第一FIFO；若各所述第一FIFO中存在目标FIFO，所述控制芯片将各所述目标FIFO中的数据输出并进行复接，并将复接得到的复接数据输入所述DDR缓存，其中，所述目标FIFO中的数据量达到第二预设数据量；若所述DDR缓存中的数据量
达到预设DMA大小，所述控制芯片将所述DDR缓存中的数据经所述DMA通道写入所述上位机中的预设物理地址，并在所述预设物理地址中的数据量达到所述预设DMA大小时，向所述上位机发送中断信号，以使所述上位机读取所述预设物理地址中的数据并按各所述通道标识获取各解调数据。
[0007]第二方面，提供一种解调数据的传输装置，所述装置包括控制芯片和上位机，所述控制芯片中设置有多个用于接收解调数据的数据通道和至少一个DDR缓存，各所述数据通道分别带有一个通道标识且分别对应一个第一FIFO，所述控制芯片和所述上位机之间设置有一条基于PCIe的DMA通道，所述控制芯片包括：启动模块，用于根据从所述上位机发送的启动指令启动所述DMA通道；组帧模块，用于若当前数据通道中的当前解调数据达到第一预设数据量，根据所述当前解调数据和所述当前数据通道的通道标识进行组帧，并将组帧得到的帧数据输入与当前数据通道对应的第一FIFO；复接模块，用于若各所述第一FIFO中存在目标FIFO，将各所述目标FIFO中的数据输出并进行复接，并将复接得到的复接数据输入所述DDR缓存，其中，所述目标FIFO中的数据量达到第二预设数据量；写入模块，用于若所述DDR缓存中的数据量达到预设DMA大小，将所述DDR缓存中的数据经所述DMA通道写入所述上位机中的预设物理地址，并在所述预设物理地址中的数据量达到所述预设DMA大小时，向所述上位机发送中断信号，以使所述上位机读取所述预设物理地址中的数据并按各所述通道标识获取各解调数据。
[0008]通过应用以上技术方案，控制芯片根据从上位机发送的启动指令启动DMA通道；若当前数据通道中的当前解调数据达到第一预设数据量，控制芯片根据当前解调数据和当前数据通道的通道标识进行组帧，并将组帧得到的帧数据输入与当前数据通道对应的第一FIFO；若各第一FIFO中存在目标FIFO，控制芯片将各目标FIFO中的数据输出并进行复接，并将复接得到的复接数据输入DDR缓存；若DDR缓存中的数据量达到预设DMA大小，控制芯片将DDR缓存中的数据经DMA通道写入上位机中的预设物理地址，并在预设物理地址中的数据量达到预设DMA大小时，向上位机发送中断信号，以使上位机读取预设物理地址中的数据并按各通道标识获取各解调数据，从而在降低传输复杂度的同时，提高了传输卫星解调数据的带宽利用率。
附图说明
[0009]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1示出了本专利技术实施例提出的一种解调数据的传输方法的流程示意图；图2示出了本专利技术实施例中帧数据的帧结构示意图；图3示出了本专利技术另一实施例提出的一种解调数据的传输方法的原理示意图；图4示出了本专利技术另一实施例提出的一种解调数据的传输方法的流程示意图；图5示出了本专利技术实施例中控制芯片的结构示意图。
具体实施方式
[0011]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0012]本申请实施例提供一种解调数据的传输方法，通过对不同数据通道的数据分别标记上通道标识、组帧、缓冲、复接和缓存，然后通过一条基于PCIe的DMA通道将缓存后的数据传输至上位机，最后上位机根据通道标识恢复解调数据并进行后续处理，从而在降低传输复杂度的同时，提高了传输卫星解调数据的带宽利用率。
[0013]具体的，该方法应用于包括控制芯片和上位机的系统中，控制芯片中设置有多个用于接收解调数据的数据通道和至少一个DDR缓存，各数据通道分别带有一个通道标识且分别对应一个第一FIFO，控制芯片和上位机之间设置有一条基于PCIe的DMA通道，如图1所示，该方法包括以下步骤：步骤S101，所述控制芯片根据从所述上位机发送的启动指令启动所述D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种解调数据的传输方法，其特征在于，应用于包括控制芯片和上位机的系统中，所述控制芯片中设置有多个用于接收解调数据的数据通道和至少一个DDR缓存，各所述数据通道分别带有一个通道标识且分别对应一个第一FIFO，所述控制芯片和所述上位机之间设置有一条基于PCIe的DMA通道，所述方法包括：所述控制芯片根据从所述上位机发送的启动指令启动所述DMA通道；若当前数据通道中的当前解调数据达到第一预设数据量，所述控制芯片根据所述当前解调数据和所述当前数据通道的通道标识进行组帧，并将组帧得到的帧数据输入与当前数据通道对应的第一FIFO；若各所述第一FIFO中存在目标FIFO，所述控制芯片将各所述目标FIFO中的数据输出并进行复接，并将复接得到的复接数据输入所述DDR缓存，其中，所述目标FIFO中的数据量达到第二预设数据量；若所述DDR缓存中的数据量达到预设DMA大小，所述控制芯片将所述DDR缓存中的数据经所述DMA通道写入所述上位机中的预设物理地址，并在所述预设物理地址中的数据量达到所述预设DMA大小时，向所述上位机发送中断信号，以使所述上位机读取所述预设物理地址中的数据并按各所述通道标识获取各解调数据。2.如权利要求1所述方法，其特征在于，在所述DDR缓存的前端设置有一个第二FIFO，所述DDR缓存包括两个大小分别为所述预设DMA大小的缓存区，将复接得到的复接数据输入所述DDR缓存，具体为：所述控制芯片将所述复接数据输入所述第二FIFO；若所述第二FIFO的写入深度达到预设写入深度，所述控制芯片读取所述第二FIFO中的数据并写入当前缓存区，所述当前缓存区为两个所述缓存区中的一个；若所述第二FIFO的读取深度达到预设读取深度，所述控制芯片停止读取所述第二FIFO中的数据；在所述当前缓存区被写满时，所述控制芯片确定所述DDR缓存中的数据量达到所述预设DMA大小。3.如权利要求2所述方法，其特征在于，在所述当前缓存区被写满之后，所述方法还包括：所述控制芯片将除所述当前缓存区之外的另一个缓存区作为新的当前缓存区，并继续根据所述写入深度和所述读取深度将所述第二FIFO中的数据写入所述新的当前缓存区。4.如权利要求1所述的方法，其特征在于，所述控制芯片根据从所述上位机发送的启动指令启动所述DMA通道，具体为：所述控制芯片根据所述启动指令确定DMA控制参数，并按所述DMA控制参数启动所述DMA通道；其中，所述DMA控制参数包括DMA启动命令、所述预设DMA大小和所述预设物理地址的起始地址。5.如权利要求4所述的方法，其特征在于，所述预设DMA大小是根据各通道数据量之和确定的，所述通道数据量由所述数据通道的码速率与单次处理时长的乘积确定，所述单次处理时长为所述上位机处...

【专利技术属性】
技术研发人员：李洋，郭立浩，徐璐，韩云飞，
申请(专利权)人：北京融为科技有限公司，
类型：发明
国别省市：