集成MCU和EEPROM的封装体、电路板及电子设备制造技术

本实用新型专利技术属于半导体封装技术领域，提供了一种集成MCU和EEPROM的封装体，所述集成MCU和EEPROM的封装体包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述第一芯片裸片、所述第二芯片裸片、所述基板以及所述多个引脚通过键合线电连接。本实用新型专利技术通过一个集成MCU和EEPROM的封装体即可同时实现微控制芯片(MCU)和EEPROM芯片的功能。(MCU)和EEPROM芯片的功能。(MCU)和EEPROM芯片的功能。

【技术实现步骤摘要】
集成MCU和EEPROM的封装体、电路板及电子设备


[0001]本技术涉及半导体封装领域，尤其涉及一种集成MCU和EEPROM的封装体、电路板及电子设备。

技术介绍

[0002]家用电器如小家电等电子产品为了实现存储管理功能需要集成微控制器MCU芯片和存储芯片如EEPROM等。现有的MCU芯片和EEPROM芯片往往各自被独立封装为封装体，然后再装配于电路板上通过电路板的导线相互连通从而实现存储管理等功能。随着产品应用端小型化、低成本的要求越来越强烈，在一个封装体中封装单颗芯片难以满足这种日益增长的需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。

技术实现思路

[0003]有鉴于此，本技术实施例提供了一种集成MCU和EEPROM的封装体，用以解决分立的MCU器件和EEPROM器件难以实现小型化、低成本的问题。
[0004]第一方面，本技术实施例提供一种集成MCU和EEPROM的封装体，所述集成MCU和EEPROM的封装体包括：封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，
[0005]所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；
[0006]所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；
[0007]所述引脚通过键合线与所述第一芯片裸片、所述第二芯片裸片或所述基板电连接。
[0008]优选地，所述集成MCU和EEPROM的封装体为SOP封装结构。
[0009]优选地，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。
[0010]优选地，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，所述基板上边缘与所述第一芯片裸片的上边缘平行，所述基板上边缘的延长线与所述第二芯片裸片上边缘的延长线形成5
°
锐角。
[0011]优选地，所述第一芯片裸片下边缘与所述基板下边缘的距离为：(580
±
10)μm，所述第一芯片裸片左边缘与所述基板左边缘的距离为(340
±
10)μm，所述第一芯片裸片右边缘与所述第二芯片裸片左边缘的距离为(380
±
10)μm，所述第二芯片裸片右边缘与第二芯片裸片下边缘之间的顶点与所述基板下边缘的距离为(960
±
10)μm。
[0012]优选地，所述第二芯片裸片的负极电压接口与所述基板通过键合线电连接。
[0013]优选地，所述第一芯片裸片设置有第一通信接口和第三通信接口，所述第二芯片裸片设置有第二通信接口和第四通信接口，所述第一通信接口与所述第二通信接口通过键合线电连接，所述第三通信接口与所述第四通信接口通过键合线电连接。
[0014]优选地，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚、第三引脚、第四引脚和第五引脚、第六引脚、第七引脚；与所述第一芯片裸片以及所述基板通过键合线电连接的第八引脚。
[0015]第二方面，本技术实施例提供一种电路板，所述电路板包括如第一方面任一项所述的集成MCU和EEPROM的封装体。
[0016]第三方面，本技术实施例提供一种电子设备，所述电子设备包括如第二方面所述的电路板。
[0017]综上所述，本技术的有益效果如下：
[0018]本技术实施例提供的集成MCU和EEPROM的封装体、电路板和电子设备，通过将EEPROM芯片裸片MCU芯片裸片合封一起，相对于使用分立的EEPROM器件和MCU微控制器，可以减少在电路板上所占的体积，同时降低器件成本和提升生产量率。
附图说明
[0019]为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，这些均在本技术的保护范围内。
[0020]图1为本技术的集成MCU和EEPROM的封装体的结构示意图；
[0021]图2为本技术的第一芯片裸片的电路图。
[0022]图3为本技术的第二芯片裸片的结构图。
[0023]图4为本技术的集成MCU和EEPROM的封装体的SOP封装结构示意图。
[0024]图5为本技术的电路板的结构示意图。
[0025]图6为本技术的电子设备的结构示意图。
[0026]图中零件部件及编号：
[0027]1‑
第一引脚
[0028]2‑
第二引脚
[0029]3‑
第三引脚
[0030]4‑
第四引脚
[0031]5‑
第五引脚
[0032]6‑
第六引脚
[0033]7‑
第七引脚
[0034]8‑
第八引脚
[0035]10
‑
基板
[0036]105
‑
基板延伸部
[0037]11
‑
第一芯片裸片
[0038]12
‑
第二芯片裸片
[0039]20
‑
键合线
具体实施方式
[0040]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在本(技术或技术)的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本(技术或技术)的限制。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。如果不冲突，本(技术或技术)施例以及实施例中的各个特征可以相互结合，均在本实(技术或技术)的保护范围之内。
[0041]请参见图1所示，本专利技术实施例提供了一种集成MCU和EEPROM的封装体，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成MCU和EEPROM的封装体，其特征在于，包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述引脚通过键合线与所述第一芯片裸片、所述第二芯片裸片或所述基板电连接。2.根据权利要求1所述的集成MCU和EEPROM的封装体，其特征在于，所述集成MCU和EEPROM的封装体为SOP封装结构。3.根据权利要求2所述的集成MCU和EEPROM的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。4.根据权利要求3所述的集成MCU和EEPROM的封装体，其特征在于，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，所述基板上边缘与所述第一芯片裸片的上边缘平行，所述基板上边缘的延长线与所述第二芯片裸片上边缘的延长线形成5
°
锐角。5.根据权利要求4所述的集成MCU和EEPROM的封装体，其特征在于，所述第一芯片裸片下边缘与所述基板下边缘的距离为：(580
±
10)μm，所述第一芯片裸片左边缘与所述基板左边缘的距离为(340
±
10)μm，所述第一芯片裸片...

【专利技术属性】
技术研发人员：廖锡略，陈焕杰，周中柱，卢龙平，
申请(专利权)人：深圳宇凡微电子有限公司，
类型：新型
国别省市：