倒装芯片的故障检测方法技术

本发明专利技术提供了一种倒装芯片的故障检测方法，属于半导体技术领域，其中，该方法包括：对倒装芯片进行电性能功能测试，响应于所述倒装芯片未通过电性能功能测试，确定该倒装芯片为故障倒装芯片，采用射线检查方法检查故障倒装芯片的内部结构，并根据检查结果确定故障倒装芯片的故障位置，根据所述故障位置确定对应的芯片解剖策略，并根据芯片解剖策略解剖所述故障倒装芯片。本发明专利技术提供的故障检测方法，能够准确的对倒装芯片的故障点进行定位，查找失效原因，有利于快速高效的完成倒装芯片的故障分析。析。析。

【技术实现步骤摘要】
倒装芯片的故障检测方法


[0001]本申请涉及半导体
，尤其涉及一种倒装芯片的故障检测方法

技术介绍

[0002]随着对集成电路小型化、高性能化的要求越来越高，倒装器件得到了迅速发展，并越来越多应用在重要领域。常规器件的芯片封装采用正面封装形式，芯片表面状态及键合互连系统均可以直观观察，倒装芯片与常规封装芯片的放置方向相反，芯片背面朝上，芯片正面通过凸点实现芯片与封装衬底的互联。
[0003]然而，倒装芯片相比于正面封装芯片，由于芯片表面状态及键合互联系统均在背面隐藏，不能直观的暴露出芯片表面电路或者互联系统。当倒装封装的芯片器件失效后，不能采用常规正面封装的思路对倒装芯片开展失效分析，一旦选错了分析方法，倒装器件的结构无法恢复，故障不复现，导致不能精确定位故障问题，影响制作工期。

技术实现思路

[0004]有鉴于此，本申请的目的在于提出一种倒装芯片的故障检测方法，以解决现有技术中不能精确定位倒装芯片的故障位置的问题。
[0005]基于上述目的，本申请提供了一种倒装芯片的故障检测方法，包括：
[0006]对倒装芯片进行电性能功能测试，响应于所述倒装芯片未通过电性能功能测试，确定该倒装芯片为故障倒装芯片；
[0007]采用射线检查方法检查故障倒装芯片的内部结构，并根据检查结果确定故障倒装芯片的故障位置；
[0008]根据所述故障位置确定对应的芯片解剖策略，并根据芯片解剖策略解剖所述故障倒装芯片。
[0009]进一步地，所述对倒装芯片进行电性能功能测试，包括：
[0010]将所述倒装芯片的各测试端口分别和公共端口进行关联电流电压测试，得到故障测试结果；
[0011]将故障测试结果与良品倒装芯片的测试结果进行比对，得出各测试端口中失效端口的失效特性，所述失效特性包括开路失效、短路失效和参数超差失效。
[0012]进一步地，所述确定该倒装芯片为故障倒装芯片，之后包括：
[0013]获取故障倒装芯片的外观形貌，所述外观形貌包括故障倒装芯片的封装外观及针脚引出端外观。
[0014]进一步地，所述采用射线检查方法检查倒装芯片的内部结构，包括：
[0015]检查倒装芯片的布线结构及连接状态、印制板形貌及粘接状态、内部焊点形态。
[0016]进一步地，所述芯片解剖策略包括化学解剖策略及物理解剖策略，所述根据芯片解剖策略解剖倒装芯片，包括：
[0017]采用化学解剖策略和/或物理解剖策略解剖倒装芯片。
[0018]进一步地，所述物理解剖策略包括：对倒装芯片的背面逐层研磨，直至暴露焊点位置。
[0019]进一步地，所述化学解剖策略包括：利用溶液刻蚀倒装芯片，并清洗刻蚀后的倒装芯片。
[0020]进一步地，所述根据芯片解剖策略解剖倒装芯片，之后包括：
[0021]采用显微设备观察解剖后的倒装芯片的暴露区域，确定倒装芯片的故障区域的故障问题。
[0022]进一步地，所述根据芯片解剖策略解剖倒装芯片，之后包括：
[0023]采用能谱分析设备对解剖后的倒装芯片进行异物检测，确定倒装芯片的故障区域的故障问题。
[0024]进一步地，所述射线检查方法包括：利用X射线对倒装芯片进行检查。
[0025]从上面所述可以看出，本申请提供的倒装芯片的故障检测方法，通过先行对倒装芯片进行电性能功能测试，能够快速判断倒转芯片是否存在故障问题，在确定存在故障问题后，利用射线检查倒装芯片的内部结构，射线检查能够无损精确的检查倒装芯片，定位倒装芯片故障位置，在确定倒装芯片的故障位置以后，选用合适的芯片解剖策略，对倒装芯片进行解剖，从而能够准确高效的暴露故障区域，有利于定位倒装芯片的故障原因，得出故障分析，整个过程对倒装芯片的针对性强，操作简单，适于处于不同失效模式的倒装芯片的故障定位和分析。
附图说明
[0026]为了更清楚地说明本申请或相关技术中的技术策略，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本申请的实施例中故障检测方法的步骤流程图；
[0028]图2为本申请的一实施例中倒装芯片的外观形貌示意图；
[0029]图3为本申请一实施例种射线检查时倒装芯片的内部示意图；
[0030]图4为本申请一实施例采用物理解剖策略后得到的倒装芯片的异常形貌示意图；
[0031]图5为本申请一实施例中采用能谱分析设备参考的倒装芯片区域示意图；
[0032]图6为本申请一实施例中倒装芯片的外观形貌示意图；
[0033]图7为本申请一实施例种射线检查时的倒装芯片内部示意图；
[0034]图8为本申请一实施例中采用化学解剖策略得到的倒装芯片的异常新貌示意图。
具体实施方式
[0035]为使本申请的目的、技术策略和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
[0036]需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的
组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0037]倒装芯片封装是一种先进的半导体集成电路封装形式，其具体操作方法为在芯片上制造出焊点，然后将芯片倒扣并焊接到基板上。由于这种封装形式能大大的提高器件的输入输出(I/O)端口密度并减小器件尺寸和重量，而且简化了工艺从而降低成本，以及减小封装的寄生效应，使得其在集成电路的封装上应用得越来越广泛。
[0038]然而，芯片倒扣的结构给电子元器件DPA(Destructive Physical Analysis，破坏性物理分析检测)和FA(Failure Analysis，失效分析)带来了困难。因为这两类检测为了分析器件的性能指标和失效原因，都需要对器件做开封，即在尽量不破坏芯片、键合、器件结构和电学性能的情况下打开外工装，并暴露芯片正面形貌的操作处理。在不了解器件内部结构的情况下，由于开封后的倒装芯片的结构无法恢复，贸然对倒装芯片开封检查存在一定的损坏风险，且开封后的倒装芯片故障问题不能复现，导致DPA和FA工作不能进行顺利进行。
[0039]基于上述问题，如图1所示，本申请的一个或多个实施例中提供了一种倒装芯片的故障检测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种倒装芯片的故障检测方法，其特征在于，包括：对倒装芯片进行电性能功能测试，响应于所述倒装芯片未通过电性能功能测试，确定该倒装芯片为故障倒装芯片；采用射线检查方法检查故障倒装芯片的内部结构，并根据检查结果确定故障倒装芯片的故障位置；根据所述故障位置确定对应的芯片解剖策略，并根据芯片解剖策略解剖所述故障倒装芯片。2.根据权利要求1所述的倒装芯片的故障检测方法，其特征在于，所述对倒装芯片进行电性能功能测试，包括：将所述倒装芯片的各测试端口分别和公共端口进行关联电流电压测试，得到故障测试结果；将故障测试结果与良品倒装芯片的测试结果进行比对，得出各测试端口中失效端口的失效特性，所述失效特性包括开路失效、短路失效和参数超差失效。3.根据权利要求1所述的倒装芯片的故障检测方法，其特征在于，所述确定该倒装芯片为故障倒装芯片，之后包括：获取故障倒装芯片的外观形貌，所述外观形貌包括故障倒装芯片的封装外观及针脚引出端外观。4.根据权利要求1所述的倒装芯片的故障检测方法，其特征在于，所述采用射线检查方法检查倒装芯片的内部结构，包括：检查倒装芯片的布线结构及连接状态、印制板形貌及粘接状态、...

【专利技术属性】
技术研发人员：郭金花，
申请(专利权)人：航天科工防御技术研究试验中心，
类型：发明
国别省市：