【技术实现步骤摘要】
一种避免高速信号走线与丝印重叠的方法、系统及终端
[0001]本申请涉及PCB(Printed Circuit Board，印刷电路板)设计
，特别是涉及一种避免高速信号走线与丝印重叠的方法、系统及终端。
技术介绍
[0002]在PCB设计中，丝印设计是个不可获取的环节。在实际的丝印设计过程中，为了避开元件焊盘或者裸铜区域，通常会忽视了PCB板中高速信号走线的区域，就会导致有一部分丝印覆盖在表层走线的区域。从损耗的角度看，丝印覆盖在表层走线的区域其损耗比没有覆盖表层走线区域的损耗更大，而且高速信号频率频率越高损耗越大。从阻抗方面看，有丝印覆盖时会比没有丝印覆盖的情况阻抗低1
‑
2欧姆。因此，在有高速信号走线的PCB板中，丝印覆盖在其表层走线对其影响是不可忽视的，如何避免高速信号走线与丝印重叠，是个重要的技术问题。
[0003]目前，避免高速信号走线与丝印重叠的方法，通常是人工检查。也就是通过人工检查PCB板中高速信号的表层走线有无丝印，通过肉眼辨识每根高速信号走线的路径上面是否有丝印。>[0004]然而，本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种避免高速信号走线与丝印重叠的方法，其特征在于，所述方法包括：从原理图导入元件，完成布线和丝印设计；通过将正面丝印层分别与PCB板中TOP层的ETCH图层、TOP层的高速信号比对重叠部分，调整正面丝印的位置；通过将背面丝印层分别与PCB板中BOTTOM层的ETCH图层、BOTTOM层的的高速信号比对重叠部分，调整背面丝印的位置。2.根据权利要求1所述的一种避免高速信号走线与丝印重叠的方法，其特征在于，所述通过将正面丝印层分别与PCB板中TOP层的ETCH图层、TOP层的高速信号比对重叠部分，调整正面丝印的位置，包括：打开PCB板中TOP层的ETCH图层，将所述ETCH图层映射到正面丝印层；判断TOP层中ETCH图层的图形与正面丝印层的图形是否有重叠部分；如果是，筛选出TOP层的ETCH图层中的第一高速信号走线；如果否，PCB板中TOP层检测结束；筛选出TOP层的ETCH图层中的第一高速信号走线后，将所述第一高速信号走线的路径图形映射到正面丝印层；判断所述第一高速信号走线的路径图形与正面丝印层的图形是否有重叠部分；如果是，记录TOP层中重叠位置的相对中心坐标和层面信息，所述层面信息包括：TOP层或BOTTOM层；如果否，PCB板中TOP层检测结束；根据所述TOP层中重叠位置的相对中心坐标和层面信息，确定PCB板中TOP层的具体位置，并根据所述TOP层的具体位置，调整正面丝印的位置。3.根据权利要求2所述的一种避免高速信号走线与丝印重叠的方法，其特征在于，所述TOP层中ETCH图层的图形与正面丝印层的图形为不同颜色的图形，所述第一高速信号走线的路径图形与正面丝印层的图形为不同颜色的图形。4.根据权利要求2所述的一种避免高速信号走线与丝印重叠的方法，其特征在于，所述筛选出TOP层的ETCH图层中的第一高速信号走线的方法，具体为：根据设定的走线宽度，筛选出TOP层的ETCH图层中的第一高速信号走线。5.根据权利要求1所述的一种避免高速信号走线与丝印重叠的方法，其特征在于，通过将背面丝印层分别与PCB板中BOTTOM层的ETCH图层、BOTTOM层的的高速信号比对重叠部分，调整背面丝印的位置，包括：打开PCB板中BOTTOM层的ETCH图层，将所述ETCH图层映射到背面丝印层；判断BOTTOM层中ETCH图层的图形与背面丝印层的图形是否有重叠部分；如果是，筛选出BOTTOM层的ETCH图层中的第二高速信号走线；如果否，PCB板中BOTTOM层检测结束；筛选出BOTTOM层的ETCH图层中的第二高速信号走线后，将所述第二高速信号走线的路径图形映射到背面丝印层；判断所述第二高速信号走线的路径图形与背面丝印层的图形是否有重叠部分；如果是，记录BOTTOM层中重叠位置的相对中心坐标和层面信息，所述层面信息包括：BOTTOM层或BOTTOM层；
如果否，PCB板中BOTTOM层检测结束；根据所述BOTTOM层中重叠位置的相对中心坐标和层面信息，确定PCB板中BOTTOM层的具体位置，并根据所述BOTTOM层的具体位置，调整背面丝印的位置。6.根据权利要求5所述的一种避免高速信号走线与丝印重叠的方法，其特征在于，所述筛选出BOTTOM层的ETCH图层中的第二高速信号走线，具体为：根据设定的走线宽度，筛选出BOTTOM层的ETCH图层中的第二高速信号走线。7.一种避免高速信号走线与丝印重叠的系统，其特征在...
【专利技术属性】
技术研发人员：吕坤泽，荣世立，
申请(专利权)人：浪潮山东计算机科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。