一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置制造方法及图纸

本发明专利技术提供一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置，所述方法包括：分别计算校验比特集合p1和校验比特集合p2中的非冗余元素索引；根据非冗余元素索引计算校验比特集合p1和校验比特集合p2中的非冗余元素；利用校验比特集合p1和校验比特集合p2中的非冗余元素进行LDPC编码。本发明专利技术通过联合考虑速率匹配的比特选择过程处理，省略对冗余比特部分的编码计算过程，可有效降低LDPC编码的计算复杂度。复杂度。复杂度。

【技术实现步骤摘要】
一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置


[0001]本专利技术涉及无线通信
，具体而言，涉及一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置。

技术介绍

[0002]当前5GNR系统的物理层中，数据信道(PDSCH和PUSCH)主要使用LDPC码。LDPC码是一种线性分组码，其存在一稀疏的校验矩阵H，可满足Hc＝0，其中c为LDPC编码输出的码字。LDPC码的设计关键就在于对校验矩阵H的设计。
[0003]5GNR系统采用的LDPC码，以QC
‑
LDPC码为核心进行设计，其最为关键的BG设计中还采用了RL
‑
LDPC码的设计，相应的校验矩阵可写为如下分块矩阵的形式：
[0004][0005]其中：
[0006]K表示LDPC编码输入序列长度，即原始信息比特长度，NR标准支持的两种BG(BG1和BG2)对应的K分别为22Z
c
和10Z
c
；
[0007]N'和N分别表示LDPC编码输出的原始长度和打孔后的长度，NR标准支持的两种BG(BG1和BG2)对应的N'分别为68Z
c
和52Z
c
，N＝N'
‑
2Z
c
，Z
c
基于K计算得到(参考协议TS38.212)；
[0008]M表示编码输出的高码率部分对应的校验矩阵行数(对应RL
‑
LDPC码设计的H
core<br/>部分的行数)，NR标准支持的两种BG(BG1和BG2)对应的M均为4Z
c
；
[0009]A、B、C、D均由Z
c
*Z
c
维度的矩阵B
ij
构成，矩阵B
ij
可由单位矩阵I向右循环移位P
ij
次得到，P
ij
可基于协议(TS38.212)查表得到。
[0010]基于如上校验矩阵H的设计，当前大多采用如下的LDPC编码方案，其中，d记为已完成分段和填充了填充比特(filler bits)的LDPC编码输入序列，长度为K：
[0011]S1：基于下式求取部分编码输出校验比特集合p1：
[0012]p1＝mod(B
‑1·
(A
·
d),2)
[0013]S2：基于下式求取部分编码输出校验比特集合p2：
[0014]p2＝mod(C
·
d+D
·
p1,2)
[0015]S3：联合编码输入d，级联校验比特集合p1和p2获取编码LDPC编码输出c，如下式所示：
[0016][0017]d'＝d[2Z
c
+1:K][0018]其中，需要通过打孔舍弃d的前2Z
c
个元素。
[0019]考虑到5GNR物理层LDPC编码输出需要适配实际空口的承载能力，协议设计了速率匹配过程，将LDPC编码输出序列进行相应的裁剪或重复，以得到匹配实际空口承载能力的待传输比特序列，整个过程如下：
[0020]S1：初始化j＝0,k＝0；
[0021]S2：若k&lt;E，跳转到S3；否则，跳转到步骤S5；
[0022]S3：若K
‑
2Z
c
&gt;mod(k0+j,N
cb
)&gt;K
‑
2Z
c
‑
F，则执行下式后跳转到步骤S4；否则直接跳转到步骤S4；
[0023][0024]S4：j＝j+1，并跳转到步骤S2；
[0025]S5：重新初始化j＝0,k＝0；
[0026]S6：若j&lt;E/Q
m
，跳转到步骤S7；否则结束整个速率匹配处理过程，最终输出即为序列f；
[0027]S7：若k&lt;Q
m
，跳转到步骤S8；否则跳转到步骤S9；
[0028]S8：执行下式赋值操作，然后跳转到步骤S7；
[0029][0030]S9：j＝j+1，并跳转到步骤S6；
[0031]其中：
[0032]整个速率匹配可拆分为比特选择(步骤S1～S4)和比特交织(步骤S5～S9)两个过程，两个过程的输出序列分别记为e和f；
[0033]E表示速率匹配输出序列f的长度，可基于实际空口承载能力计算得到(参考协议TS38.212)；
[0034]F表示编码输出序列中NULL bit的长度；
[0035]Q
m
表示调制阶数，BPSK、QPSK、16QAM、64QAM和256QAM对应的Q
m
取值分别为1、2、4、6、8；
[0036]N
cb
表示速率匹配过程中进行比特裁剪或重复处理的缓存大小，N
cb
＝min(N,N
ref
)，N
ref
为受硬件限制而对该缓存的大小限制(参考协议TS38.212)；
[0037]k0表示速率匹配过程中比特选择处理的起始比特序号(从1开始编号)。
[0038]为统一描述便于理解，所有索引皆默认从1开始。
[0039]由此可见，在E&lt;N
cb
‑
F的条件下(大部分通信场景下，尤其是高速率数据传输场景，都满足该条件)，需要通过速率匹配处理过程将长度为N的LDPC编码输出序列c截短为长度为E的序列e，这意味着实际LDPC编码时输出的序列c中可能存在部分比特会在速率匹配过程直接丢弃，即该部分比特完全是冗余的，按照当前5GNR标准，冗余比特的比例可高达约64％，即近2/3的LDCP编码输出都是冗余比特，都不需要被计算，相应花费的计算资源也是
被浪费的。因此，分配计算资源来计算该部分冗余比特完全是不必要的。

技术实现思路

[0040]本专利技术旨在提供一种低复杂度的适用于NR标准的LDPC编码方法、介质及装置，以解决5GNR系统的物理层中LDPC编码输出中存在冗余比特的问题。
[0041]本专利技术提供的一种低复杂度的适用于NR标准的LDPC编码方法，包括：
[0042]分别计算校验比特集合p1和校验比特集合p2中的非冗余元素索引；
[0043]根据非冗余元素索引计算校验比特集合p1和校验比特集合p2中的非冗余元素；
[0044]利用校验比特集合p1和校验比特集合p2中的非冗余元素进行LDPC编码。
[0045]进一步的，计算校验比特集合p1中的非冗余元素索引的方法为：
[0046][0047]其中，S1为校验比特集合p1中的非冗余元素的起始索引，L1为校验比特集合p1中的非冗余元素的长度；k0表示速率匹配过程中比特选择处理的起始比特序号；E表示速率匹本文档来自技高网...

【技术保护点】

【技术特征摘要】
其中，d表示已完成分段和填充了填充比特的LDPC编码输入序列。5.根据权利要求4所述的低复杂度的适用于NR标准的LDPC编码方法，其特征在于，根据非冗余元素索引计算校验比特集合p2中的非冗余元素的方法包括：首先计算校验比特集合p2所需系数矩阵S2的第S2行到第L2行元素，记为以及第S2'行到第L2'行元素，记为第S2'行到第L2'行元素，记为然后初始化校验比特集合p2为全零向量，再计算校验比特集合p2的第S2行到第L2行元素，以及第S2'行到第L2'行元素：素，以及第S2'行到第L2'行元素：其中，矩阵C和矩阵D均由Z
c
*Z
c
维度的矩阵B
ij
构成；C
(S2,L2)
表示矩阵C的第S2行到第L2行元素组成的矩阵；C
(S2',L2')
表...

【专利技术属性】
技术研发人员：赵宇，李波，魏启蒙，李流华，
申请(专利权)人：成都中科微信息技术研究院有限公司，
类型：发明
国别省市：