一种硬件接口过电流保护装置、方法、服务器、电子设备制造方法及图纸

本发明专利技术属于过电流保护技术领域，具体提供一种硬件接口过电流保护装置、方法、服务器、电子设备，所述装置包括硬件接口、快充协议芯片、逻辑芯片和充电芯片；硬件接口通过快充协议芯片与充电芯片连接；硬件接口的位置设置有检测外部电源是否有动作的直流电源检测模块；快充协议芯片和直流电源检测模块分别与逻辑芯片连接；当硬件接口连接外部电源时，外部电源通过快充协议芯片给充电芯片充电；逻辑芯片与充电芯片连接，用于根据直流电源检测模块和快充协议芯片内部通路的通断控制外部电源给充电芯片充电的信号延迟；达到保护快充协议芯片内部NMOS管的效果。部NMOS管的效果。部NMOS管的效果。

【技术实现步骤摘要】
一种硬件接口过电流保护装置、方法、服务器、电子设备


[0001]本专利技术涉及过电流保护
，具体涉及一种硬件接口过电流保护装置、方法、服务器、电子设备。

技术介绍

[0002]Type
‑
C接口由于有支援20V/5A的100W充電功能,所以INTEL CPU需要搭配一颗外部支援charger/CC信号译码的快充协议芯片，而快充协议芯片设计20V/3A充电的开关通过探测引脚的信号开打开开关实现充电。开关一般是通过NMOS制作，NMOS在设计协定上存在一个规范是：当外部电源(NMOS D极)正在爬升的过程中,栅极是不可以Enable並且对其(NMOS S极)电源抽载的,否則会造成本体NMOS管內部触发SOA,將NMOS本体内部闸极损坏或本体烧坏。
[0003]目前是单靠software code的方式,將快充协议芯片內部的NMOS管G极确定收到探测引脚信号后,然后再enable G极开关,达到开关延迟开通的时间，进而避开外部电源爬升的时间。
[0004]而这个方法存在一定的风险,如果software code沒有设定好,如果沒有特別去量测信号的时间没有办法检查到是都真正避开SOA的规范，就存在直接烧毁芯片或是损坏芯造成损失。

技术实现思路

[0005]如果software code沒有设定好,如果沒有特別去量测信号的时间没有办法检查到是都真正避开SOA的规范，就存在直接烧毁芯片或是损坏芯造成损失，本专利技术一种硬件接口过电流保护装置、方法、服务器、电子设备。
>[0006]第一方面，本专利技术技术方案提供一种硬件接口过电流保护装置，包括硬件接口、快充协议芯片、逻辑芯片和充电芯片；
[0007]硬件接口通过快充协议芯片与充电芯片连接；
[0008]硬件接口的位置设置有检测外部电源是否有动作的直流电源检测模块；
[0009]快充协议芯片和直流电源检测模块分别与逻辑芯片连接；
[0010]当硬件接口连接外部电源时，外部电源通过快充协议芯片给充电芯片充电；逻辑芯片与充电芯片连接，用于根据直流电源检测模块和快充协议芯片内部通路的通断控制外部电源给充电芯片充电的信号延迟。
[0011]作为本技术方案的进一步限定，快充协议芯片设置有电压输出端和的控制指示端；
[0012]电压输出端，用于输出给充电芯片充电用的电压；
[0013]控制指示端，用于指示快充协议芯片内部充电通路通断状态；
[0014]控制指示端与逻辑芯片连接，用于将快充协议芯片内部充电通路通断状态输入到逻辑芯片。
[0015]作为本技术方案的进一步限定，该装置还包括第一电压转换模块；直流电源检测模块包括探测输出端和探测输入端；
[0016]快充协议芯片的电压输出端通过第一电压转换模块与直流电源检测模块的探测输入端连接，用于将快充协议芯片的电压输出端输出的电压经过转换后输入到直流电源检测模块；
[0017]直流电源检测模块的探测输出端与逻辑芯片连接，用于将探测到的表征外部电源动作的电压状态输入到逻辑芯片。
[0018]作为本技术方案的进一步限定，充电芯片设置有ILIM_HIZ端；逻辑芯片包括第一输入端、第二输入端和输出端；
[0019]逻辑芯片的第一输入端与快充协议芯片的控制指示端连接，用于接收快充协议芯片内部充电通路通断状态；
[0020]逻辑芯片的第二输入端与直流电源检测模块的探测输出端连接，用于接收表征外部电源动作的电压状态；
[0021]逻辑芯片的输出端与充电芯片的ILIM_HIZ端连接，用于根据接收到的状态信息输出控制信号到充电芯片的ILIM_HIZ端。
[0022]作为本技术方案的进一步限定，快充协议芯片内部设置有第一开关模块、控制模块和用于检测输入快充协议芯片电流的检测模块；控制模块与逻辑芯片连接，用于输出控制第一开关模块的状态到逻辑芯片；
[0023]第一开关模块和检测模块分别与控制模块连接，用于根据检测模块检测电流控制第一开关模块的通断进而控制外部电源给充电芯片充电的通路；
[0024]第一开关模块包括第一NMOS管和第二NMOS管；
[0025]第一NMOS管的源极与硬件接口连接，第一NMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的源极连接到充电芯片；
[0026]第一NMOS管的栅极和第二NMOS管的栅极分别连接到控制模块。
[0027]作为本技术方案的进一步限定，硬件接口通过第一开关模块与电压输出端连接，快充协议芯片的电压输出端与充电芯片连接，用于给充电芯片提供充电电源；
[0028]控制模块与控制指示端连接，用于输出控制第一开关模块的状态；
[0029]控制指示端与逻辑芯片连接，用于将第一开关模块的控制状态输入到逻辑芯片。
[0030]作为本技术方案的进一步限定，该装置还包括第二电压转换模块；快充协议芯片内部设有与控制模块连接的第二开关模块；
[0031]充电芯片通过第二电压转换模块将充电芯片的电压进行电压转换，并将转换后的电压通过第二开关模块输出到硬件接口，用于提供电源给硬件接口连接的器件。
[0032]第二方面，本专利技术技术方案提供一种基于第一方面所述装置的硬件接口过电流保护方法，包括如下步骤：
[0033]硬件接口插入外部电源后，直流电源检测模块检测电平状态；
[0034]当检测到电平状态有低变高电平时，判断快充协议芯片用于表征内部通路的状态的端口电平状态；
[0035]若电平由低变高时，逻辑芯片将与充电芯片连接的ILIM_HIZ信号拉低；
[0036]设定时间阈值后，逻辑芯片将与充电芯片连接的ILIM_HIZ信号恢复。
[0037]第三方面，本专利技术技术方案还提供一种服务器，所述服务器包括如第一方面所述的硬件接口过电流保护装置。
[0038]第四方面，本专利技术技术方案还提供一种电子设备，所述电子设备包括如第一方面所述的硬件接口过电流保护装置。
[0039]从以上技术方案可以看出，本专利技术具有以下优点：可以依目前的开机配置自动排除因software code异常/损坏,导致器件或是晶片损坏的情況，预防元件烧毁的风险，取代人工验证的问题。由逻辑芯片通过将ILIM_HIZ端由原本的高电平拉低设定的时间，来控制延迟充电芯片的开始充电时间，来满足SOA禁止在电压爬升过程中充电芯片开始充电的规范,设定时间到达后，将ILIM_HIZ端电平恢复，再让系统进行充电过程.达到保护快充协议芯片内部NMOS管的效果。
[0040]此外，本专利技术设计原理可靠，结构简单，具有非常广泛的应用前景。
[0041]由此可见，本专利技术与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
[0042]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硬件接口过电流保护装置，其特征在于，包括硬件接口、快充协议芯片、逻辑芯片和充电芯片；硬件接口通过快充协议芯片与充电芯片连接；硬件接口的位置设置有检测外部电源是否有动作的直流电源检测模块；快充协议芯片和直流电源检测模块分别与逻辑芯片连接；当硬件接口连接外部电源时，外部电源通过快充协议芯片给充电芯片充电；逻辑芯片与充电芯片连接，用于根据直流电源检测模块和快充协议芯片内部通路的通断控制外部电源给充电芯片充电的信号延迟。2.根据权利要求1所述的硬件接口过电流保护装置，其特征在于，快充协议芯片设置有电压输出端和的控制指示端；电压输出端，用于输出给充电芯片充电用的电压；控制指示端，用于指示快充协议芯片内部充电通路通断状态；控制指示端与逻辑芯片连接，用于将快充协议芯片内部充电通路通断状态输入到逻辑芯片。3.根据权利要求2所述的硬件接口过电流保护装置，其特征在于，该装置还包括第一电压转换模块；直流电源检测模块包括探测输出端和探测输入端；快充协议芯片的电压输出端通过第一电压转换模块与直流电源检测模块的探测输入端连接，用于将快充协议芯片的电压输出端输出的电压经过转换后输入到直流电源检测模块；直流电源检测模块的探测输出端与逻辑芯片连接，用于将探测到的表征外部电源动作的电压状态输入到逻辑芯片。4.根据权利要求3所述的硬件接口过电流保护装置，其特征在于，充电芯片设置有ILIM_HIZ端；逻辑芯片包括第一输入端、第二输入端和输出端；逻辑芯片的第一输入端与快充协议芯片的控制指示端连接，用于接收快充协议芯片内部充电通路通断状态；逻辑芯片的第二输入端与直流电源检测模块的探测输出端连接，用于接收表征外部电源动作的电压状态；逻辑芯片的输出端与充电芯片的ILIM_HIZ端连接，用于根据接收到的状态信息输出控制信号到充电芯片的ILIM_HIZ端。5.根据权利要求4所述的硬件接口过电流保护装置，其特征在于，快充协议芯片内部设置有第一开关模块、控制模块和用于检测输入快充协议芯片电流的检测模块；控制模块...

【专利技术属性】
技术研发人员：许博皓，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：