一种数字电路及其控制方法技术

本发明专利技术公开了一种数字电路及其控制方法，在当前待处理信号的幅值超出预设范围时，信号调节模块可以直接根据预设范围对当前待处理信号的幅值进行调节，可以有利于提高处理的速度，减少运算时所消耗的时间。此外，在对当前待处理信号的幅值进行调节时，是根据预设范围或当前增益系数调节的，可以避免输出的信号出现失真，同时实现满幅值的利用，从而有效提高了数字电路对数字信号的处理效果。数字电路对数字信号的处理效果。数字电路对数字信号的处理效果。

【技术实现步骤摘要】
一种数字电路及其控制方法


[0001]本专利技术涉及数字音频
，尤指一种数字电路及其控制方法。

技术介绍

[0002]传统的DAC(Digital to Analog Convertor,数模转换器)模块一般可以包括DAC数字电路和DAC模拟电路，且传统的DAC模块的工作原理可以包括：DAC数字电路接收数字信号，并对数字信号进行升频处理，再将升频处理后的数字信号传输至DAC模拟电路中，DAC模拟电路将升频处理后的数字信号转换成对应的模拟信号，并以声波形式发送出去。
[0003]其中，在数字信号为音频信号时，对于DAC数字电路而言，处理的数字信号的幅值是固定的，而接收的数字信号的有效幅值并不是固定的。如果接收的数字信号的有效幅值较大，经过DAC数字电路处理时，可能会超过其固定的幅值而导致失真；如果接收的数字信号的有效幅值比较小，就会未充分利用DAC数字电路中的幅值，进而浪费了DAC数字电路的部分处理能力，进而导致最后DAC模拟电路输出的声音过小。

技术实现思路

[0004]本专利技术实施例提供了一种数字电路及其控制方法，用以充分利用DAC数字电路的有效幅值，同时避免处理后的信号失真，从而提高DAC数字电路的处理效果。
[0005]第一方面，本专利技术实施例提供了一种数字电路，包括：增益确定模块和信号调节模块；
[0006]所述增益确定模块用于：根据获取到的当前待处理信号的幅值以及预设范围，确定当前增益系数；
[0007]所述信号调节模块用于：在所述当前待处理信号的幅值超出所述预设范围时，根据所述预设范围，对所述当前待处理信号的幅值进行调节后输出；在所述当前待处理信号的幅值未超出所述预设范围时，根据确定出的所述当前增益系数，对所述当前待处理信号的幅值进行调节后输出。
[0008]第二方面，本专利技术实施例提供了一种如本专利技术实施例提供的上述数字电路的控制方法，包括：
[0009]增益确定模块根据获取到的当前待处理信号的幅值以及预设范围，确定当前增益系数；
[0010]在所述当前待处理信号的幅值超出所述预设范围时，信号调节模块根据所述预设范围，对所述当前待处理信号的幅值进行调节后输出；在所述当前待处理信号的幅值未超出所述预设范围时，所述信号调节模块根据确定出的所述当前增益系数，对所述当前待处理信号的幅值进行调节后输出。
[0011]本专利技术有益效果如下：
[0012]本专利技术实施例提供的一种数字电路及其控制方法，在当前待处理信号的幅值超出预设范围时，信号调节模块可以直接根据预设范围对当前待处理信号的幅值进行调节，可
以有利于提高处理的速度，减少运算时所消耗的时间，从而可以进一步提高处理的实时性，进一步减少延迟。
[0013]此外，在对当前待处理信号的幅值进行调节时，是根据预设范围或当前增益系数调节的，因此，可以实现对较大的幅值进行限幅，对较小的幅值进行增幅，进而避免输出的信号出现失真，同时实现满幅值的利用，从而有效提高了数字电路对数字信号的处理效果。
附图说明
[0014]图1为本专利技术实施例中提供的一种数字电路的结构示意图；
[0015]图2为本专利技术实施例中提供的另一种数字电路的具体结构示意图；
[0016]图3为本专利技术实施例中提供的又一种数字电路的具体结构示意图；
[0017]图4为本专利技术实施例中提供的具体实施例的流程图；
[0018]图5为本专利技术实施例中提供的一种控制方法的流程图。
具体实施方式
[0019]下面将结合附图，对本专利技术实施例提供的一种数字电路及其控制方法的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]本专利技术实施例提供了一种数字电路，如图1所示，可以包括：增益确定模块10和信号调节模块20；
[0021]增益确定模块10用于：根据获取到的当前待处理信号的幅值以及预设范围，确定当前增益系数；
[0022]信号调节模块20用于：在当前待处理信号的幅值超出预设范围时，根据预设范围，对当前待处理信号的幅值进行调节后输出；在当前待处理信号的幅值未超出预设范围时，根据确定出的当前增益系数，对当前待处理信号的幅值进行调节后输出。
[0023]其中，预设范围可以根据实际需要进行设置，例如但不限于，预设范围设置为[
‑
1,1)，在此并不限定。
[0024]如此，在当前待处理信号的幅值超出预设范围时，信号调节模块可以直接根据预设范围对当前待处理信号的幅值进行调节，可以有利于提高处理的速度，减少运算时所消耗的时间，从而可以进一步提高处理的实时性，进一步减少延迟。
[0025]此外，在对当前待处理信号的幅值进行调节时，是根据预设范围或当前增益系数调节的，因此，可以实现对较大的幅值进行限幅，对较小的幅值进行增幅，进而避免输出的信号出现失真，同时实现满幅值的利用，从而有效提高了数字电路对数字信号的处理效果。
[0026]需要强调的是，如果判断出当前待处理信号的幅值超出预设范围，说明获取到的数字信号的幅值较大，需要即时、立刻对其进行限幅处理，同时确定出当前增益系数，以便于后续过程中作为参考；
[0027]如果判断出当前待处理信号的幅值未超出预设范围，说明获取到的数字信号的幅值并不大，即使不对其进行限幅处理也不会出现失真的问题，所以可以无需即时处理，可以在确定出当前增益系数时再进行处理，所以此种情况下体现了非即时性。
[0028]可选地，在本专利技术实施例中，如图2和图3所示，还可以包括：信号升频模块30；
[0029]信号升频模块30用于：对获取到的当前数字信号进行升频处理，得到当前待处理信号并传输至增益确定模块10。
[0030]如此，在信号升频模块对当前数字信号进行升频处理后可以得到对应的当前待处理信号，再基于增益确定模块确定出当前增益系数，通过信号调节模块对当前待处理信号进行调节；也就是说，本专利技术实施例中是对升频后的信号进行调节，是在高频条件下进行的调节，使得对当前待处理信号的处理速度较快，进而可以减小延迟，避免对由数字信号组成的数据流造成较大的时域延迟，提高了处理的实时性。
[0031]可选地，在本专利技术实施例中提及的数字信号可以为数字音频信号，当然还可以为其他信号，例如但不限于为数字视频信号或数字显示信号等，只要是需要调整幅值的数字信号，均属于本专利技术实施例所要保护的技术范围。
[0032]具体地，在数字信号为数字音频信号时，通过数字电路对信号的幅值进行调节时，反应的是对音量的调节，使得调节后的结果避免出现爆音以及听不清楚的问题，从而可以提高用户的听感。
[0033]可选地，在本专利技术实施例中，信号升频模块获取到的数字信号可以是一个一个获取到的，且获取到的各数字信号之间的时间间隔可以较短，所以对于数字电路而言，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字电路，其特征在于，包括：增益确定模块和信号调节模块；所述增益确定模块用于：根据获取到的当前待处理信号的幅值以及预设范围，确定当前增益系数；所述信号调节模块用于：在所述当前待处理信号的幅值超出所述预设范围时，根据所述预设范围，对所述当前待处理信号的幅值进行调节后输出；在所述当前待处理信号的幅值未超出所述预设范围时，根据确定出的所述当前增益系数，对所述当前待处理信号的幅值进行调节后输出。2.如权利要求1所述的数字电路，其特征在于，所述增益确定模块包括：比较单元和增益确定单元；其中，所述比较单元用于：判断所述当前待处理信号的幅值是否超出所述预设范围；所述增益确定单元用于：根据所述当前待处理信号的幅值和所述预设范围，确定所述当前增益系数。3.如权利要求2所述的数字电路，其特征在于，所述增益确定单元具体用于：在所述当前待处理信号的幅值未超出所述预设范围时，根据上一个待处理信号、以及预设的更新确认条件，判断当前是否需要更新增益系数；若需要，则根据当前寄存器中存储的第一值与所述预设范围，确定所述当前增益系数；其中，所述第一值为：根据所述当前待处理信号以及在得到所述当前待处理信号之前得到的各待处理信号确定；若不需要，则将上一次确定出的增益系数作为所述当前增益系数。4.如权利要求3所述的数字电路，其特征在于，所述增益确定单元具体用于：在所述上一个待处理信号的幅值超出所述预设范围时，确定当前不需要更新增益系数；在所述上一个待处理信号的幅值未超出所述预设范围，且满足所述更新确认条件时，确定当前需要更新增益系数。5.如权利要求3所述的数字电路，其特征在于，所述更新确认条件包括：所述当前待处理信号与所述上一个待处理信号的符号位的值不同；或，所述当前待处理信号与在得到所述当前待处理信号之前得到的预设个数待处理信号的符号位的值均相同；或，所述当前待处理信号与在得到所述当前待处理信号之前预设时间内得到的待处理信号的符号位的值均相同。6.如权利要求3所述的数字电路，其特征在于，所述增益确定单元还用于：在所述比较单元判断所述当前待处理信号的幅值是否超出所述预设范围之前，判断所述当前寄存器中存储的第一值是否大于或等于所述当前待处理信号的幅值的绝对值；若是，则保持所述当前寄存器中存储的第一值不变；若否，则将所述当前寄存器中存储的第一值更新为所述当前待处理信号的幅值的绝对值。7.如权利要求3所述的数字电路，其特征在于，所述增益确定单元还用于：在判断出当前需要更新增益系数时，将所述当前寄存器中存储的第一值变更为第二值；
其中，在所述当前寄存器中存储的第一值为：第n个待处理信号的幅值的绝对值，所述当前待处理信号为第m个待处理信号时，所述第二值为：所述第n+1个待处理信号至所述第m个待处理信号的幅值的绝对值中的最大值，n为正整数，m为大于n+1的整数。8.如权利要求3所述的数字电路，其特征在于，所述增益确定单元具体用于：在所述当前待处理信号的幅值超出所述预设范围时，将所述预设范围的最大值与所述当前待处理信号的幅值的绝对...

【专利技术属性】
技术研发人员：何积军，
申请(专利权)人：炬芯科技股份有限公司，
类型：发明
国别省市：