一种基于FPGA和多级对数放大器的自动增益控制系统技术方案

本发明专利技术公开了一种基于FPGA和多级对数放大器的自动增益控制系统，属于无线通信领域。包括：级联运放单元、稳压器、数字电路和多级对数放大器，数字电路包括：AGC芯片和FPGA芯片；稳压器，用于输出标准电压至级联运放单元；级联运放单元，用于接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给AGC芯片；AGC芯片，用于接收缩放信号，根据FPGA反馈的系数进行调整，将调整后的信号输出给多级对数放大器；FPGA芯片，用于控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给AGC芯片；多级对数放大器，用于将AGC输出的信号放大并调整为固定幅度的输出信号，并发送给AD转换模块，固定幅值对应于AD转换模块的工作范围。换模块的工作范围。换模块的工作范围。

【技术实现步骤摘要】
一种基于FPGA和多级对数放大器的自动增益控制系统


[0001]本专利技术属于无线通信领域，更具体地，涉及一种基于FPGA和多级对数放大器的自动增益控制系统。

技术介绍

[0002]现有无线通信系统中，采用的自动增益控制(AGC)有反馈型和前馈型结构形式。反馈型输入信号经可变增益放大器(VGA)放大输出，由峰值检波器检测出输出信号的幅度值，经低通滤波器滤除噪声和干扰，又送回到VGA控制其增益，以确保当输入信号幅度变化时，输出信号保持不变。
[0003]为了保证良好的接收效果，要求在接收弱信号时保证一定的信噪比，而在接收强信号时接收机的前端电路又不能产生过大的互调分量等非线性失真；同时要求不论接收强弱信号，通过接收机后，达到数字信号处理单元前端都应该保证电平恒定或者变化很小，信噪比良好，确保最佳的信号质量。
[0004]数字AGC相对模拟AGC而言能实现比较复杂的算法，数字AGC技术是指将接收到的模拟信号数字化，然后计算样本幅值的大小反过来控制前端放大电路中的可编程数控衰减器，配合相应的放大器将输出信号调整到适合检测的幅值范围内，通过FPGA控制可编程数字衰减器来使输出的数字信号幅度或者功率达到稳定状态。

技术实现思路

[0005]针对现有技术的缺陷，本专利技术的目的在于提供一种基于FPGA和多级对数放大器的自动增益控制系统，旨在解决AGC往往难以调过节锁定，模拟AGC精度不够，输入信号过小时需要保证ADC的采样精度和数字域信号处理的精度的问题。
[0006]为实现上述目的，本专利技术提供了一种基于FPGA和多级对数放大器的自动增益控制系统，应用于接收机，该系统包括：级联运放单元、稳压器、数字电路和多级对数放大器，所述数字电路包括：AGC芯片和FPGA芯片；
[0007]所述稳压器，用于输出标准电压至级联运放单元；
[0008]所述级联运放单元，用于接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给AGC芯片；
[0009]所述AGC芯片，用于接收缩放信号，根据FPGA反馈的系数进行调整，将调整后的信号输出给多级对数放大器；
[0010]所述FPGA芯片，用于控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给AGC芯片；
[0011]所述多级对数放大器，用于将AGC输出的信号放大并调整为固定幅度的输出信号，并发送给AD转换模块，所述固定幅值对应于AD转换模块的工作范围。
[0012]优选地，所述自动增益控制系统通过以下方式获取输入信号：
[0013]1)确定定向耦合器的技术指标，包括耦合系数C、各端口的特性阻抗Z0、中心频率
f
c
、微带线介质基片厚度h和介质基板的相对介电常数εr；
[0014]2)结合上述技术指标，计算奇模和偶模阻抗Z
0e
和Z
0o
；
[0015]3)根据微带线介质基片厚度h和介质基板的相对介电常数εr，计算Z
0e
、Z
0o
的微带耦合线宽度W及间距S以及四分之一波长的长度P；
[0016]4)调整宽度W及间距S，使仿真计算得到的端口的端接阻抗值、取样信号波长与期望值符合。
[0017]优选地，所述FPGA芯片通过以下方式实现控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别：
[0018]通过检波法原理，确定信号的采样值M和下行同步码64个码片的功率，以此确定加权因子K；
[0019]在5ms内的周期中递取6400个码片，每64个码片做积分，根据加权因子K依次向前滚动计算得到映射值A；
[0020]最后映射值A通过对数运算计算出一帧6400个码片中的位置F，再通过和运算得到功率能量，通过将数据平方后推导出最高位的方法门限比较后逐位得到所需控制字二进制的数值即为AGC控制字。
[0021]优选地，所述多级对数放大器包括：
[0022]通道一：第一前置放大器，用于接收输入信号，根据衰减器放大倍数A
‑2调整后，送入第一片串联级联对数放大器，A表示第一前置放大器的增益；
[0023]通道二：第二前置放大器，用于接收输入信号，根据衰减器放大倍数A0调整后，送入第二片串联级联对数放大器；
[0024]通道三：第三前置放大器，用于接收输入信号，根据衰减器放大倍数A5调整后，送入第三片串联级联对数放大器；
[0025]三通道并联，各串联级联对数放大器首尾相连；
[0026]并联求和电路，用于对三通道输出并联求和，并将结果输出至AD转换模块。
[0027]优选地，第一片串联级联对数放大器由2个限幅放大器串联级联；第二片串联级联对数放大器由5个限幅放大器串联级联；第三片串联级联对数放大器由5个限幅放大器串联级联。
[0028]优选地，所述级联运放单元包括：低噪声放大器、射频衰减器或二中频放大器，在输出过高时使其放大的增益下降，输出低时将信号以最大增益进行放大。
[0029]需要说明的是，本专利技术优选对数放大器模块由三片串联级联对数放大器并联而成，通过三片串联对数放大器并联求和的方式来实现对数功能，其输入动态范围远远超过单片级联对数放大器，从而可以大大提高自动增益控制电路的输入的动态范围，使输入信号的动态范围可以很大，输出基本保持恒定，谐波失真小。同时对数放大器模块的自动增益调整时间更快，可以达到毫秒极，从而可以缩短自动增益的调整时间。
[0030]总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：
[0031]本专利技术提出一种基于FPGA和多级对数放大器的自动增益控制系统，采用级联运放单元+数字电路+多级对数放大器的结构，所述数字电路包括：AGC芯片和FPGA芯片，级联运放单元接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给AGC芯片，AGC芯
片接收缩放信号，根据FPGA反馈的系数进行调整，将调整后的信号输出给多级对数放大器，FPGA芯片于控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给AGC芯片，多级对数放大器将AGC输出的信号放大并调整为固定幅度的输出信号，并发送给AD转换模块，所述固定幅值对应于AD转换模块的工作范围。提高了电路的输入动态范围，使输入信号的动态范围可以很大，输出基本保持恒定，谐波失真小。
附图说明
[0032]图1为本专利技术提供的一种基于FPGA和多级对数放大器的自动增益控制系统示意图。
[0033]图2为本专利技术提供的数字AGC实现流程图。
[0034]图3为本专利技术提供的单片对数放大器并联求和电路图。
[0035]图4为本专利技术提供的串联级联对数放大器框架原理框图。
具体实施方式
[0036]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA和多级对数放大器的自动增益控制系统，其特征在于，应用于接收机，该系统包括：级联运放单元、稳压器、数字电路和多级对数放大器，所述数字电路包括：AGC芯片和FPGA芯片；所述稳压器，用于输出标准电压至级联运放单元；所述级联运放单元，用于接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给AGC芯片；所述AGC芯片，用于接收缩放信号，根据FPGA反馈的系数进行调整，将调整后的信号输出给多级对数放大器；所述FPGA芯片，用于控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给AGC芯片；所述多级对数放大器，用于将AGC输出的信号放大并调整为固定幅度的输出信号，并发送给AD转换模块，所述固定幅值对应于AD转换模块的工作范围。2.如权利要求1所述的系统，其特征在于，所述自动增益控制系统通过以下方式获取输入信号：1)确定定向耦合器的技术指标，包括耦合系数C、各端口的特性阻抗Z0、中心频率f
c
、微带线介质基片厚度h和介质基板的相对介电常数εr；2)结合上述技术指标，计算奇模和偶模阻抗Z
0e
和Z
0o
；3)根据微带线介质基片厚度h和介质基板的相对介电常数εr，计算Z
0e
、Z
0o
的微带耦合线宽度W及间距S以及四分之一波长的长度P；4)调整宽度W及间距S，使仿真计算得到的端口的端接阻抗值、取样信号波长与期望值符合。3.如权利要求1所述的系统，其特征在于，所述FPGA芯...

【专利技术属性】
技术研发人员：张渊，何裕舒，缪学宁，张辉，梁军，汪鹏志，杨欣，盛晨辉，
申请(专利权)人：武汉船舶通信研究所中国船舶重工集团公司第七二二研究所，
类型：发明
国别省市：