本实用新型专利技术提供一种用于半导体器件封装的模塑装置，半导体器件表面包含边缘区域以及中间区域，边缘区域环绕中间区域，中间区域设置有多个微结构，模塑装置包含上模塑件及下模塑件。下模塑件用于将半导体器件容置于承载区中；上模塑件具有顶抵部以及第一避让部，顶抵部环绕第一避让部；顶抵部用于顶抵于半导体器件的边缘区域，同时第一避让部用于避让半导体器件的多个微结构，使得上模塑件不接触多个微结构。本实用新型专利技术的模塑装置能够避免位于中间区域的多个微结构产生模封溢料的问题，且可避免了多个微结构受到外力挤压而破裂，保护半导体器件的功能。体器件的功能。体器件的功能。
【技术实现步骤摘要】
用于半导体器件封装的模塑装置
[0001]本技术属于半导体封装
，特别是关于一种用于半导体器件封装的模塑装置。
技术介绍
[0002]目前常通过模塑工艺对半导体芯片进行封装。模塑装置具有两个模塑半块(mold halves)的上下模塑框，其夹住(sandwich)位于模塑半块形成的空腔中的半导体芯片。封装材料(如环氧模塑料)被引入模塑腔中，从而对半导体芯片进行封装。目前，一些半导体芯片具有感光功能，其表面会设置有许多微透镜(Micro lens)，在封装过程中，为了防止感光区域产生模封溢料(Mold Flash)，模塑装置的上模塑框会直接压紧在半导体芯片的表面，这样一来，模塑装置容易将半导体芯片表面的微透镜压裂，而破坏半导体芯片的感光功能。
技术实现思路
[0003]为了克服现有技术的不足，提供一种用于半导体器件封装的模塑装置。
[0004]为了达到上述目的，本技术提出一种用于半导体器件封装的模塑装置，所述半导体器件表面包含边缘区域以及中间区域，所述边缘区域环绕所述中间区域，所述中间区域设置有凸出的多个微结构，所述模塑装置包含上模塑件以及下模塑件。其中，所述下模塑件具有承载区，所述下模塑件用于将所述半导体器件容置于所述承载区中；所述上模塑件具有顶抵部以及第一避让部，所述顶抵部环绕所述第一避让部；所述顶抵部用于在所述上模塑件与所述下模塑件合模时顶抵于所述半导体器件的所述边缘区域，同时所述第一避让部用于在所述上模塑件与所述模塑件合模时避让所述半导体器件的所述多个微结构，使得所述上模塑件不接触所述多个微结构。
[0005]作为本技术一实施方式的进一步改进，所述顶抵部呈环状。
[0006]作为本技术一实施方式的进一步改进，所述顶抵部呈矩形环状。
[0007]作为本技术一实施方式的进一步改进，所述半导体器件包含基材及位于基材上的第一芯片，所述第一芯片与所述基材通过第一连接线连接；所述上模塑件还具有第二避让部，所述第二避让部围绕所述顶抵部，所述第二避让部用于在所述上模塑件与所述模塑件合模时避让所述第一连接线，使得所述上模塑件不接触所述第一连接线。
[0008]作为本技术一实施方式的进一步改进，所述边缘区域包含第一区域及第二区域，其中所述第二区域环绕所述第一区域，所述第一连接线连接于所述第二区域，所述上模塑件与所述下模塑件合模时，所述顶抵部压紧于所述第一区域。
[0009]作为本技术一实施方式的进一步改进，所述第一芯片为感光芯片，所述中间区域为感光区域，所述多个微结构为多个微透镜。
[0010]作为本技术一实施方式的进一步改进，所述顶抵部具有朝向所述下模塑件的第一表面，所述第一避让部具有朝向所述下模塑件的第二表面，所述第二避让部具有朝向所述下模塑件的第三表面，于朝向所述下模塑件的方向上，所述第一表面与所述第二表面
之间具有第一距离，所述第一表面与所述第三表面之间具有第二距离，所述第一距离小于所述第二距离。
[0011]作为本技术一实施方式的进一步改进，所述第一距离介于所述第二距离的三分之一至五分之一之间。
[0012]作为本技术一实施方式的进一步改进，所述上模塑件还具有第三避让部，所述第三避让部围绕所述第二避让部，于所述上模塑件与所述下模塑件合模时，所述第三避让部具有朝向所述下模塑件的第四表面，于朝向所述下模塑件的方向上，所述第一表面与所述第四表面之间具有第三距离，所述第三距离大于所述第二距离。
[0013]作为本技术一实施方式的进一步改进，所述上模塑件上具有离型膜，所述离型膜覆盖所述上模塑件朝向所述下模塑件的表面，且于所述上模塑件与所述下模塑件合模时，所述离型膜填满所述上模塑件与所述下模塑件之间的间隙。
[0014]本技术的模塑装置，其上模塑件会根据待封装的半导体器件上的多个微结构的位置做相应的避空让位。在上模塑件与下模塑件合模时，上模塑件会压紧半导体器件表面的边缘区域，从而在后续注塑过程中，可避免位于中间区域的多个微结构产生模封溢料(mold flash)的问题，保护了半导体器件的功能；同时，借由第一避让部的设置，使得上模塑件不接触所述多个微结构，可避免了多个微结构受到外力挤压而破裂，保护了半导体器件的功能。
[0015]为让本技术的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
[0016]图1为本技术的模塑装置于合模前的剖面示意图；
[0017]图2为本技术的模塑装置于合模后的剖面示意图；
[0018]图3为本技术中半导体器件的侧视图；
[0019]图4为本技术中半导体器件的俯视图。
具体实施方式
[0020]为了使本技术的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
[0021]请参考图1至图4，图1为本技术的模塑装置于合模前的剖面示意图；图2为本技术的模塑装置于合模后的剖面示意图；图3为本技术中半导体器件的侧视图；图4为本技术中半导体器件的俯视图。本技术的模塑装置10用于对半导体器件20的封装。结合图4所示，本实施例中，半导体器件20的上表面包含边缘区域201以及中间区域202，边缘区域201环绕中间区域202，中间区域202设置有凸出的多个微结构(未绘示)。
[0022]如图1及图2所示，模塑装置10包含下模塑件100及上模塑件200。下模塑件100为模套(mold chase)，其具有承载区A，承载区A可具有承载面101，下模塑件100用于将前述半导体器件20容置于承载区A中。如图1及图2所示，上模塑件200为模仁(mold insert)，其具有顶抵部210以及第一避让部220，顶抵部210环绕第一避让部220；顶抵部210用于在上模塑件
200与下模塑件100合模时顶抵于半导体器件20的边缘区域201，同时第一避让部220用于在上模塑件200与下模塑件100合模时避让半导体器件20上的前述多个微结构，使得上模塑件200不接触所述多个微结构。
[0023]使用本技术的模塑装置10时，先将半导体器件20通过装载设备(loader)放入下模塑件100的承载区A中，此时，半导体器件20的下表面接触承载区A的承载面101。然后将上模塑件200与下模塑件100进行合模，此时上模塑件200的顶抵部210压紧半导体器件20表面的边缘区域201，同时上模塑件200的第一避让部220避开半导体器件20表面的多个微结构；接着，将熔融状态的塑封料流进模腔内进行包封；随后，可将塑封料硬化或固化以形成覆盖半导体器件20的包封体，使得半导体器件20与大气隔离以避免腐蚀或信号损坏。
[0024]本技术的模塑装置10，其上模塑件200会根据待封装的半导体器件20上的多个微结构的位置做相本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于半导体器件封装的模塑装置，所述半导体器件表面包含边缘区域以及中间区域，所述边缘区域环绕所述中间区域，所述中间区域设置有凸出的多个微结构，其特征在于，所述模塑装置包含，下模塑件，具有承载区，所述下模塑件用于将所述半导体器件容置于所述承载区中；以及上模塑件，具有顶抵部以及第一避让部，所述顶抵部环绕所述第一避让部；所述顶抵部用于在所述上模塑件与所述下模塑件合模时顶抵于所述半导体器件的所述边缘区域，同时所述第一避让部用于在所述上模塑件与所述模塑件合模时避让所述半导体器件的所述多个微结构，使得所述上模塑件不接触所述多个微结构。2.根据权利要求1所述的模塑装置，其特征在于，所述顶抵部呈环状。3.根据权利要求2所述的模塑装置，其特征在于，所述顶抵部呈矩形环状。4.根据权利要求1所述的模塑装置，其特征在于，所述半导体器件包含基材及位于基材上的第一芯片，所述第一芯片与所述基材通过第一连接线连接；所述上模塑件还具有第二避让部，所述第二避让部围绕所述顶抵部，所述第二避让部用于在所述上模塑件与所述模塑件合模时避让所述第一连接线，使得所述上模塑件不接触所述第一连接线。5.根据权利要求4所述的模塑装置，其特征在于，所述边缘区域包含第一区域及第二区域，其中所述第二区域环绕所述第一区域，所述第一连接线连接于所述第二区域，所述上模...
【专利技术属性】
技术研发人员：周曦，
申请(专利权)人：星科金朋半导体江阴有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。