分子钟校准制造技术

本申请公开了分子钟校准。一种方法(200)，向PLL的基准输入和输出时钟电路提供(204)振荡器输出信号；向PLL的控制输入提供(206)第一除数值以调节包括物理单元、接收器和PLL的闭环；向输出时钟电路的控制输入提供(208)第二除数值以控制输出时钟信号的输出频率；在第一方向上偏移(212、216、220、224)第一除数值以引起闭环中的扰动；沿相反的第二方向偏移(212、216、220、224)第二除数值以抵消闭环对扰动的响应并调节输出时钟信号的输出频率；以及基于接收器输出信号，分析(212、216、220、224)闭环对扰动的响应。对扰动的响应。对扰动的响应。

【技术实现步骤摘要】
分子钟校准

技术介绍

[0001]分子或原子钟包括带有发射器、物理单元和接收器的信号通道，并且基 准振荡器向发射器的输入提供基准信号。分子钟包括反馈路径，用于基于来 自分子钟环路的误差信号校正基准振荡器的频率。然而，信号通道中的漂移、 误差信号和/或噪声不能通过闭环中的校准进行校正。

技术实现思路

[0002]在一个方面，一种电子设备包括振荡器输入端子、输出端子、物理单元、 接收器和发射器。接收器的输入耦合到物理单元的输出。发射器具有信号输 入、信号输出、模数转换器(ADC)、锁相环(PLL)、输出时钟电路和控制器。 信号输入耦合到接收器的输出。信号输出耦合到物理单元的输入。ADC的输 入耦合到信号输入。PLL的基准输入耦合到振荡器输入端子，PLL的输出耦 合到发射器的信号输出。控制器的输入耦合到ADC的输出。控制器的第一控 制输出耦合到PLL的控制输入。输出时钟电路的控制输入耦合到控制器的第 二控制输出。输出时钟电路的基准输入耦合到振荡器输入端子。输出时钟电 路的输出耦合到输出端子。控制器被配置为基于控制器的输入处的信号在第 一控制输出处提供第一除数值。控制器被配置为基于控制器的输入处的信号 在第二控制输出处提供除数值。
[0003]在另一方面，一种电子设备包括振荡器输入端子、输出端子、物理单元、 接收器和发射器。接收器的输入耦合到物理单元的输出。发射器具有信号输 入、信号输出、ADC、PLL和控制器。信号输入耦合到接收器的输出。信号 输出耦合到物理单元的输入。ADC的输入耦合到信号输入。PLL的基准输入 耦合到振荡器输入端子。PLL的输出耦合到发射器的信号输出。控制器的输 入耦合到ADC的输出。控制器的第一控制输出耦合到PLL的控制输入。控制 器的第二控制输出耦合到输出端子。控制器被配置为基于控制器的输入处的 信号在第一控制输出处提供第一除数值。控制器被配置为基于控制器的输入 处的信号在第二控制输出处提供第二除数值。
[0004]在另一方面，一种方法包括向PLL的基准输入和输出时钟电路的基准输 入提供振荡器输出信号；向PLL的控制输入提供第一除数值，以基于接收器 输出信号调节包括物理单元、接收器和PLL的闭环；以及向输出时钟电路的 控制输入提供第二除数值，以基于接收器输出信号控制输出时钟信号的输出 频率。
附图说明
[0005]图1是具有处于闭环中的PLL、发射器、物理单元和接收器以及提供输 出时钟信号的输出时钟电路的时钟系统的示意图。
[0006]图1A是示例PLL电路的示意图。
[0007]图2示出了一种方法的流程图。
[0008]图3是背景环路增益校准过程示例的流程图。
[0009]图4是物理单元的分子吸收随频率变化的曲线图。
[0010]图5是环路增益校准中的阶跃频率扰动的曲线图。
[0011]图6是环路增益校准中闭环接收器对扰动的响应的曲线图。
[0012]图7是环路增益校准中误差信号随频移变化的曲线图。
[0013]图8是基线斜率校准过程示例的流程图。
[0014]图9
‑
图11是基线斜率校准中误差信号随逐渐增大的调制深度的频率变化 的曲线图。
[0015]图12是基准振荡器相位噪声校准过程示例的流程图。
[0016]图13是基准振荡器相位噪声随调谐参数变化的曲线图。
[0017]图14是基准振荡器相位噪声随调谐参数变化的另一曲线图。
[0018]图15是振荡器温度校准示例的流程图。
[0019]图16是振荡器频率温度系数的曲线图。
[0020]图17是频率变化随温度斜坡阶跃而变化的曲线图。
[0021]图18是不同振荡器温度的温度漂移的曲线图。
[0022]图19是另一时钟系统的示意图，该系统具有闭环中的PLL、发射器、物 理单元和接收器，以及提供输出时钟信号的输出时钟电路。
具体实施方式
[0023]在附图中，相同的附图标记始终指代相同的元件，并且各种特征部不一 定按比例绘制。此外，术语“耦合”包括间接或直接电气或机械连接或其组 合。例如，如果第一设备耦合到第二设备或与第二设备耦合，则该连接可以 通过直接电连接，或者通过经由一个或多个中间部件和/或设备和连接的间接 电连接。下文将在功能的背景中描述各种电路、系统和/或部件的一个或多个 操作特性，在某些情况下，这些功能是由在电路通电和操作时的各种结构的 配置和/或互连产生的。
[0024]首先，参考图1和图1A，图1示出了具有分子钟电子设备101的时钟系 统100。图1A示出了示例PLL电路。电子设备101包括物理单元102、接收 器106、发射器110、振荡器控制输出端子111、振荡器输入端子112和输出 端子116。电子设备101及其示意性图示的电路是内部电路部件或包括内部电 路部件，诸如晶体管、电阻器、电容器、编程的和/或可编程处理或逻辑电路 以及配置为实施本文所述功能的部件。
[0025]物理单元102具有输入103和输出104。接收器106具有输入107和输出 108。接收器106的输入107耦合到物理单元102的输出104。发射器110具 有信号输出114和信号输入118。系统100包括具有控制输入121和信号输出 122的基准振荡器120。基准振荡器120的控制输入121耦合到振荡器控制输 出端子111。基准振荡器120的信号输出122耦合到振荡器输入端子112。
[0026]接收器106包括低噪声放大器124(例如，标记为“LNA”)、平方律检测 器126(例如，标为“X
2”)和基带放大器128(例如，标记为“BB”)。低噪 声放大器124的输入耦合到输入107，并且低噪声放大器122的输出耦合到平 方律检测器126的输入。平方律检测器126的输出耦合到基带放大器128的 输入。基带放大器128的输出耦合到接收器106的输出108。接收器106以及 低噪声放大器124、平方律检测器126及其基带放大器128接收来自物理单元 102的输出104的信号，并响应于并至少部分基于来自物理单元101的信号在 输出108处生
成或以其它方式提供模拟接收器输出信号RXOUT。
[0027]低噪声放大器124、平方律检测器126和基带放大器128是或包括射频 (RF)电路。在一个示例中，低噪声放大器124在分子频率(例如120GHz) 附近工作。在另一个示例中，根据平方律检测器126的性能，可以省略低噪 声放大器124。在一个示例中，平方律检测器126是检测进入的RF信号的功 率和幅度并执行幅度解调的标准平方律检测器。在一个示例中，输入为 120GHz，平方律检测器126的输出仅为幅度调制。在一个示例中，发射器的 乘法器150以分子钟环路的调制频率(例如5kHz或接近DC)对提供给物理 单元102的信号进行幅度调制。基带放大器128放大来自平方律检测器126 的信号，以改进ADC 136的性能。在另一实施方式中，例如，依据ADC 136 的性能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子设备，其包括：振荡器输入端子；输出端子；物理单元，其具有输入和输出；接收器，其具有输入和输出，所述接收器的所述输入耦合到所述物理单元的所述输出；以及发射器，其具有信号输入、信号输出、模数转换器即ADC、锁相环即PLL、输出时钟电路和控制器；所述信号输入耦合到所述接收器的所述输出；所述信号输出耦合到所述物理单元的所述输入；所述ADC具有输入和输出，所述ADC的所述输入耦合到所述信号输入；所述PLL具有控制输入、基准输入和输出，所述基准输入耦合到所述振荡器输入端子，并且所述PPL的所述输出耦合到所述发射器的所述信号输出；所述控制器具有输入、第一控制输出和第二控制输出，所述控制器的所述输入耦合到所述ADC的所述输出，所述控制器的所述第一控制输出耦合到所述PPL的所述控制输入；所述输出时钟电路具有控制输入、基准输入和输出，所述输出时钟电路的所述控制输入耦合到所述控制器的所述第二控制输出，所述输出时钟电路的所述基准输入耦合到所述振荡器输入端子，并且所述输出时钟电路的所述输出耦合到所述输出端子；所述控制器被配置为基于所述控制器的所述输入处的信号在所述第一控制输出处提供第一除数值；并且所述控制器被配置为基于所述控制器的所述输入处的所述信号在所述第二控制输出处提供第二除数值。2.根据权利要求1所述的电子设备，其中：所述输出时钟电路被配置为在所述输出时钟电路的所述输出处提供输出时钟信号；所述控制器被配置为在所述第一控制输出处提供所述第一除数值，以基于所述控制器的所述输入处的所述信号调节包括所述物理单元、所述接收器和所述PLL的闭环；以及所述控制器被配置为在所述第二控制输出处提供所述第二除数值，以基于所述控制器的所述输入处的所述信号控制所述输出时钟信号的输出频率。3.根据权利要求2所述的电子设备，其中所述控制器被配置为：在第一方向上偏移所述第一除数值以在所述闭环中引起扰动；在相反的第二方向上偏移所述第二除数值，以抵消所述闭环对所述扰动的响应并调节所述输出时钟信号的所述输出频率；以及基于所述控制器的所述输入处的所述信号分析所述闭环对所述扰动的所述响应。4.根据权利要求3所述的电子设备，其中所述控制器被配置为：在所述第一方向上将所述第一除数值偏移第一量，以在所述闭环中引起所述扰动；以及在所述相反的第二方向上将所述第二除数值偏移所述第一量以抵消所述闭环对所述扰动的所述响应，并调节所述输出时钟信号的所述输出频率。5.根据权利要求1所述的电子设备，其中所述输出时钟电路是PLL或分数输出除法器即FOD。6.根据权利要求1所述的电子设备，其还包括振荡器控制输出端子；其中：所述控制器包括耦合到所述振荡器控制输出端子的基准控制输出；以及
所述控制器被配置为在所述基准控制输出处提供基准控制信号，以控制振荡器操作参数。7.根据权利要求1所述的电子设备，其还包括具有输入和输出的低通滤波器，所述低通滤波器的所述输入耦合到所述控制器的所述第二控制输出，并且所述低通滤波器的所述输出耦合到所述输出时钟电路的所述控制输入。8.一种电子设备，其包括：振荡器输入端子；输出端子；物理单元，其具有输入和输出；接收器，其具有输入和输出，所述接收器的所述输入耦合到所述物理单元的所述输出；以及发射器，其具有信号输入、信号输出、模数转换器即ADC、锁相环即PLL和控制器；所述信号输入耦合到所述接收器的所述输出；所述信号输出耦合到所述物理单元的所述输入；所述ADC具有输入和输出，所述ADC的所述输入耦合到所述信号输入；所述PLL具有控制输入、基准输入...

【专利技术属性】
技术研发人员：B，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：