一种雷达信号与数据处理加速平台制造技术

本实用新型专利技术提出了一种雷达信号与数据处理加速平台，包括FPGA模块、PC机及USB通信模块，USB通信模块包括FT245RL芯片。本实用新型专利技术的PC机通过USB接口与FT245RL芯片通信，FPGA通过并行数据格式与FT245RL芯片通信，FT245RL芯片价格低、使用方便、无需编写片内固件程序，降低了USB通信模块的开发周期，从而降低了雷达信号与数据处理加速平台的开发周期。信号与数据处理加速平台的开发周期。信号与数据处理加速平台的开发周期。

【技术实现步骤摘要】
一种雷达信号与数据处理加速平台


[0001]本技术涉及雷达信号处理
，尤其涉及一种雷达信号与数据处理加速平台。

技术介绍

[0002]雷达信号与数据处理加速平台主要包括FPGA模块及PC机，首先由PC机产生基带信号，通过USB接口传送给FPGA模块，由FPGA模块完成目标的速度、幅度的调制，生成模拟回波信号，与PC机产生的噪声、杂波进行合成，进行脉冲压缩、MTI/MTD、CFAR等常规信号处理，将处理的数据通过USB接口回传PC机，在PC机上进行点迹与航迹处理，最后进行PPI显示。
[0003]FPGA模块及PC机之间常用的USB接口器件有两类，一种是内部集成单片机，另一种是USB设备端接口芯片加微控制器结构，采用这两种方案要求开发者对USB协议的理解较为深入，并编写出固件程序，而固件程序的编写复杂困难，开发周期过长。

技术实现思路

[0004]有鉴于此，本技术提出了一种雷达信号与数据处理加速平台，以解决传统雷达信号与数据处理加速平台开发周期长的问题。
[0005]本技术的技术方案是这样实现的：一种雷达信号与数据处理加速平台，包括FPGA模块、PC机及USB通信模块，USB通信模块包括FT245RL芯片；
[0006]PC机USB接口的VBUS总线连接FT245RL芯片的供电端，PC机USB接口的D
‑
数据线、D+数据线分别与FT245RL芯片的USBDM引脚、USBDP引脚一一对应连接，PC机USB接口的GND线接地；
[0007]FT245RL芯片的D0～D7、RXF、TXE、RD、WR引脚分别与FPGA模块的IO口一一对应连接。
[0008]可选的，USB通信模块还包括发光二极管D1及电阻R1，PC机USB接口的VBUS总线还依次经发光二极管D1、电阻R1接地。
[0009]可选的，USB通信模块还包括电容C1～C2，PC机USB接口的VBUS总线还经并联的电容C1、C2接地。
[0010]可选的，雷达信号与数据处理加速平台还包括第一DCDC降压电路，PC机USB接口的VBUS总线还经第一DCDC降压电路连接FPGA模块中的3.3V负载。
[0011]可选的，第一DCDC降压电路包括PL5903芯片、电感L1、电阻R2～R4及电容C4～C5；
[0012]PC机USB接口的VBUS总线分别连接PL5903芯片的4号及1号引脚、经电容C4接地、经电阻R2连接PL5903芯片的5号引脚，PL5903芯片的3号引脚依次经电感L1、电阻R3、电阻R4接地，电阻R3、电阻R4的公共端连接PL5903芯片的6号引脚，电感L1、电阻R3的公共端分别连接FPGA模块中的3.3V负载、经电容C5接地。
[0013]可选的，雷达信号与数据处理加速平台还包括LDO稳压器，第一DCDC降压电路的输出端经LDO稳压器连接FPGA模块中的2.5V负载。
[0014]可选的，LDO稳压器包括PL3502芯片及电容C6～C7；
[0015]第一DCDC降压电路的输出端分别连接PL3502芯片的1号及3号引脚、经电容C6接地，PL3502芯片的5号引脚分别连接FPGA模块中的2.5V负载、经电容C7接地。
[0016]可选的，雷达信号与数据处理加速平台还包括第二DCDC降压电路，PC机USB接口的VBUS总线还经第二DCDC降压电路连接FPGA模块中的1.2V负载。
[0017]本技术的雷达信号与数据处理加速平台相对于现有技术具有以下有益效果：
[0018](1)PC机通过USB接口与FT245RL芯片通信，FPGA通过并行数据格式与FT245RL芯片通信，FT245RL芯片价格低、使用方便、无需编写片内固件程序，降低了USB通信模块的开发周期，从而降低了雷达信号与数据处理加速平台的开发周期；
[0019](2)USB接口输出5V电压到两个DCDC电路分别产生3.3V和1.2V的电压，既可以保证较大电流需求，也能够实现更好的电源转换效率；使用3.3V转2.5V的LDO稳压器产生2.5V电压，可以降低成本。
附图说明
[0020]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本技术的USB通信模块的电路图；
[0022]图2为本技术的雷达信号与数据处理加速平台的部分结构框图；
[0023]图3为本技术的第一DCDC降压电路的电路图；
[0024]图4为本技术的LDO稳压器的电路图。
具体实施方式
[0025]下面将结合本技术实施方式，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本技术一部分实施方式，而不是全部的实施方式。基于本技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
[0026]本实施例的雷达信号与数据处理加速平台包括FPGA模块、PC机及USB通信模块。FPGA模块可包括FPGA芯片EP2S60。如图1所示，USB通信模块包括FT245RL芯片，PC机USB接口的VBUS总线连接FT245RL芯片的供电端，PC机USB接口的D
‑
数据线、D+数据线分别与FT245RL芯片的USBDM引脚、USBDP引脚一一对应连接，PC机USB接口的GND线接地。FT245RL芯片的D0～D7、RXF、TXE、RD、WR引脚分别与FPGA模块的IO口一一对应连接。
[0027]图1中，FT245RL芯片的D0～D7为FT245RL芯片与FPGA芯片之间连接的数据总线，USB_TUSB_TXE、USB_RXF为FT245RL芯片内部fifo的满、空标志信号线，USB_RD、USB_WR为FT245RL芯片的读、写标志信号线。FT245RL芯片为一款USB通信芯片，PC机通过USB接口与FT245RL芯片通信，FPGA通过并行数据格式与FT245RL芯片通信，FT245RL芯片价格低、使用方便、无需编写片内固件程序，降低了USB通信模块的开发周期，从而降低了雷达信号与数据处理加速平台的开发周期。
[0028]进一步的，可选的，USB通信模块还包括电容C1～C2、发光二极管D1及电阻R1，PC机USB接口的VBUS总线还依次经发光二极管D1、电阻R1接地并经并联的电容C1、C2接地。并联的电容C1、C2用于对USB接口输出的5V电压进行滤波，发光二极管D1用于指示USB通信模块的工作状态，电阻R1用于限流以保护发光二极管D1。
[0029]由图2可知，本实施例通过PC机的USB接口对USB通信模块供电，FPGA的电压需求分为三类本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种雷达信号与数据处理加速平台，包括FPGA模块、PC机及USB通信模块，其特征在于，USB通信模块包括FT245RL芯片；PC机USB接口的VBUS总线连接FT245RL芯片的供电端，PC机USB接口的D
‑
数据线、D+数据线分别与FT245RL芯片的USBDM引脚、USBDP引脚一一对应连接，PC机USB接口的GND线接地；FT245RL芯片的D0～D7、RXF、TXE、RD、WR引脚分别与FPGA模块的IO口一一对应连接。2.如权利要求1所述的雷达信号与数据处理加速平台，其特征在于，USB通信模块还包括发光二极管D1及电阻R1，PC机USB接口的VBUS总线还依次经发光二极管D1、电阻R1接地。3.如权利要求1所述的雷达信号与数据处理加速平台，其特征在于，USB通信模块还包括电容C1～C2，PC机USB接口的VBUS总线还经并联的电容C1、C2接地。4.如权利要求1所述的雷达信号与数据处理加速平台，其特征在于，还包括第一DCDC降压电路，PC机USB接口的VBUS总线还经第一DCDC降压电路连接FPGA模块中的3.3V负载。5.如权利要求4所述的雷达信号与数据处理加速平台，其特征在于，第一...

【专利技术属性】
技术研发人员：王力宝，
申请(专利权)人：武汉雷博合创电子科技有限公司，
类型：新型
国别省市：