一种用于加速基因测序的可重构处理器芯片架构及应用制造技术

本发明专利技术涉及一种用于加速基因测序的可重构处理器芯片架构及应用，架构包括配置管理器、可重构检测阵列、后处理与记录模块、第一存储单元、第二存储单元和外设，所述外设包括预处理模块，用于将待检测样本基因序列的FASTQ文件转换为ASCII码；所述第一存储单元用于存储待检测样本基因序列的ASCII码，所述第二存储单元用于存储参考基因序列的ASCII码，所述配置管理器通过控制总线分别与可重构检测阵列、后处理与记录模块和外设相连，所述外设通过控制总线分别与第一存储单元和第二存储单元相连，所述可重构检测阵列的输入端分别与第一存储单元和第二存储单元相连、输出端和后处理与记录模块相连。本发明专利技术能够大大提高测序速度。度。度。

【技术实现步骤摘要】
一种用于加速基因测序的可重构处理器芯片架构及应用


[0001]本专利技术涉及基因测序
，特别是涉及一种用于加速基因测序的可重构处理器芯片架构及应用。

技术介绍

[0002]随着基因测序进入大数据时代，测序工程中包含庞大的数据量，传统的计算机系统已经无法适应大数据的典型需求。目前，适用于大数据处理的平台可分为软件处理平台与硬件处理平台两类。
[0003]云计算平台和GPGPU平台是两种最为主流的大数据软件处理平台。
[0004]1)云计算平台
[0005]一般来说，云计算平台由大量同构的基于CPU的单节点服务器构成，多个节点间互相配合、协同工作。云计算平台编程模型大体上可以分为基于Map
‑
Reduce计算模型和基于图的计算模型两种，两种计算模型的本质都是利用任务级并行和数据集并行的手段来加速应用的执行。
[0006]2)GPGPU平台
[0007]GPGPU平台是一种较为普及的并行加速平台，每块GPGPU处理器芯片内部往往由多个SM构成，每个SM由多个SP组成，每个SP就是一个计算单元。本质上来说，GPGPU是以SIMD的方式来利用数据级并行来加速任务的执行。目前，针对GPGPU平台提出和实现了诸如CUDA、OpenCL和OpenACC等编程规范，这大大降低了基于GPGPU的应用的开发门槛，也使GPGPU成为了目前较为广泛使用的并行加速平台。
[0008]虽然利用云计算平台和GPGPU平台的确可以加速基因测序算法的执行，但是它们还是各自存在相对的局限性。对于云计算平台来说，集群运行的维护就需要不小的开销，并且从效率的角度来说，单个节点的计算效率其实并不是很高。GPGPU平台的每块GPU芯片虽然有很高的计算效率，但是每块GPU芯片也都有很高的功率，因此在运行时往往需要消耗大量的电能来处理任务。以细粒度的视角来看，云计算平台的每个节点往往是普通的CPU架构，而CPU由于其通用性的设计架构使得对于处理特定的基因测序算法任务可能会得不到理想的性能。GPGPU平台的每块GPU芯片则主要适合处理能够进行数据级并行的任务，虽然基因测序算法中的大部分比较适合进行数据级并行，但是还有一部分不能够进行数据级并行。此外，为了增强通用性，GPU芯片集成很多基因测序算法用不到的功能部件，这不仅带来了较大的芯片面积，还带来了不小的额外功耗开销。
[0009]硬件平台主要有专用集成电路(ASIC)和现场可编程门阵列(FPGA)。
[0010]1)ASIC
[0011]相对于云平台和GPGPU，ASIC采用改进硬件架构来对算法进行加速。ASIC作为特定专用的集成电路，对特定的应用和算法具有较高的计算效率。但其专用性也导致其灵活性差，开发成本高；硬件设计的高门槛也使得其设计开发周期长，开发难度大。
[0012]2)FPGA
[0013]相比于ASIC，其设计周期与实现难度要低很多，包含了大量门级的可重构逻辑单元，具有可编程互连的特性，它可以模拟CPU、GPU等硬件的各种并行计算，从而实现数据的加速处理。但由于FPGA基于查找表(LUT)粒度较细，重构速度慢，且相对专用芯片面积和功耗较大，而检测速度是基因测序的一个重要指标。
[0014]CGRA是粗粒度的可重构架构。它通过内部建立模块，减少互连来提高效率。通过配置不同的功能区域，实现数据流的驱动。而等到下一个时刻，可以将这个单元快速配置不同的功能，再次进行数据流的驱动，这是一种数据驱动、动态重构的计算模式，数据高速并行，布线和编译速度快，可以提高系统的性能。

技术实现思路

[0015]本专利技术所要解决的技术问题是提供一种用于加速基因测序的可重构处理器芯片架构及应用，通过数据的高速并行处理以及流水线操作，在有限的阵列中实现系统高性能、低功耗，并通过高速及高灵活度的可重构功能实现同时进行多种特殊基因序列的对比，大大提高测序速度。
[0016]本专利技术解决其技术问题所采用的技术方案是：提供一种用于加速基因测序的可重构处理器芯片架构，包括配置管理器、可重构检测阵列、后处理与记录模块、第一存储单元、第二存储单元和外设，所述外设包括至少一个预处理模块，用于将待检测样本基因序列的FASTQ文件转换为ASCII码；所述第一存储单元用于存储待检测样本基因序列的ASCII码，所述第二存储单元用于存储参考基因序列的ASCII码，所述配置管理器通过控制总线分别与可重构检测阵列、后处理与记录模块和外设相连，所述外设通过控制总线分别与第一存储单元和第二存储单元相连，所述可重构检测阵列的输入端分别与第一存储单元和第二存储单元相连、输出端和后处理与记录模块相连；
[0017]所述配置管理器用于通过控制总线对可重构检测阵列和后处理与记录模块的功能进行配置，所述可重构检测阵列和后处理与记录模块按照配置管理器的配置好的功能运行处理。
[0018]所述可重构检测阵列包括m
×
n个阵列排列的可重构检测单元PE，相邻的两个可重构检测单元PE进行互连形成网格结构；所述可重构检测单元PE根据所述配置管理器配置的任务执行处理。
[0019]所述可重构检测单元PE包括SPM、配置记忆模块、第一多路选择器MUX、第二多路选择器MUX、计算结构ALU和计数器Couter，所述配置记忆模块和第一多路选择器MUX分别与计算结构ALU相连，所述SPM通过第二多路选择器MUX和计算结构ALU相连；所述配置记忆模块分别与所述第一多路选择器MUX和第二多路选择器MUX相连；
[0020]所述SPM用于存储第二存储单元输入的参考基因序列；
[0021]所述配置记忆模块内含配置管理器写入的配置信息，用于控制所述计算结构ALU所执行的功能及输出路径；
[0022]所述配置记忆模块控制第一多路选择器MUX从上下左右的可重构检测单元PE向计算结构ALU输入操作数；
[0023]所述配置记忆模块控制第二多路选择器MUX从所述SPM向计算结构ALU输入操作数。
[0024]所述后处理与记录模块包括第三存储单元与若干索引记录单元，所述第三存储单元用于存储可重构检测阵列的输出结果，所述索引记录单元用于从待检测样本基因序列中查找出与参考基因序列匹配的片段，以及匹配的片段在待检测样本基因序列中的位置索引。
[0025]所述索引记录单元包括选择控制逻辑、含多输入的AND模块、第三多路选择器MUX、加法器Adder、索引记录模块Index和参考基因片段长度记录模块；
[0026]所述选择控制逻辑用于将执行目标序列对比的可重构检测单元PE的计算结构ALU输出连接到AND模块，并将执行目标序列对比的可重构检测单元PE的计数器Counter输出连接到第三多路选择器MUX上；
[0027]所述参考基因片段长度记录模块用于将参考基因序列的长度
‑
1后作为操作数输出给加法器Adder，并进行加法操作；
[0028]所述AND模块连接自身索引记录单元所检测的参考基因序列在可重本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于加速基因测序的可重构处理器芯片架构，其特征在于，包括配置管理器、可重构检测阵列、后处理与记录模块、第一存储单元、第二存储单元和外设，所述外设包括至少一个预处理模块，用于将待检测样本基因序列的FASTQ文件转换为ASCII码；所述第一存储单元用于存储待检测样本基因序列的ASCII码，所述第二存储单元用于存储参考基因序列的ASCII码，所述配置管理器通过控制总线分别与可重构检测阵列、后处理与记录模块和外设相连，所述外设通过控制总线分别与第一存储单元和第二存储单元相连，所述可重构检测阵列的输入端分别与第一存储单元和第二存储单元相连、输出端和后处理与记录模块相连；所述配置管理器用于通过控制总线对可重构检测阵列和后处理与记录模块的功能进行配置，所述可重构检测阵列和后处理与记录模块按照配置管理器的配置好的功能运行处理。2.根据权利要求1所述的用于加速基因测序的可重构处理器芯片架构，其特征在于，所述可重构检测阵列包括m
×
n个阵列排列的可重构检测单元PE，相邻的两个可重构检测单元PE进行互连形成网格结构；所述可重构检测单元PE根据所述配置管理器配置的任务执行处理。3.根据权利要求2所述的用于加速基因测序的可重构处理器芯片架构，其特征在于，所述可重构检测单元PE包括SPM、配置记忆模块、第一多路选择器MUX、第二多路选择器MUX、计算结构ALU和计数器Couter，所述配置记忆模块和第一多路选择器MUX分别与计算结构ALU相连，所述SPM通过第二多路选择器MUX和计算结构ALU相连；所述配置记忆模块分别与所述第一多路选择器MUX和第二多路选择器MUX相连；所述SPM用于存储第二存储单元输入的参考基因序列；所述配置记忆模块内含配置管理器写入的配置信息，用于控制所述计算结构ALU所执行的功能及输出路径；所述配置记忆模块控制第一多路选择器MUX从上下左右的可重构检测单元PE向计算结构ALU输入操作数；所述配置记忆模块控制第二多路选择器MUX从所述SPM向计算结构ALU输入操作数。4.根据权利要求1所述的用于加速基因测序的可重构处理器芯片架构，其特征在于，所述后处理与记录模块包括第三存储单元与若干索引记录单元，所述第三存储单元用于存储可重构检测阵列的输出结果，所述索引记录单元用于从待检测样本基因序列中查找出与参考基因序列匹配的片段，以及匹配的片段在待检测样本基因序列中的位置索引。5.根据权利要求4所述的用于加速基因测序的可重构处理器芯片架构，其特征在于，所述索引记录单元包括选择控制逻辑、含多输入的AND模块、第三多路选择器MUX、加法器Adder、索引记录模块Index和参考基因片段长度记录模块；所述选择控制逻辑用于将执行目标序列对比的可重构检测单元PE的计算结构ALU输出连接到AND模块，并将执行目标序列对比的可重构检测单元PE的计数器Counter输出连接到第三多路选择器MUX上；所述参考基因片段长度记录模块用于将参考基因序列的长度
‑
1后作为操作数输出给加法器Adder，并进行加法操作；所述AND模块连接自身索引记录单元所检测的参考基因序列在可重构检测阵列中用到
的所有可重构检测单元PE的输出；当所述AND模块的输出为1时，AND模块控制第三多路选择器MUX与加法器Adder启用并执行对应操作；所述第三多路选择器MUX连接自身索引记录单元所检测的参考基因序列在可重构检测阵列中用到的所有可重构检测单元PE内计数器Couter的输出，由所述AND模块的输出与...

【专利技术属性】
技术研发人员：卜智勇，陆芳，杨大全，赵峰，
申请(专利权)人：白盒子上海微电子科技有限公司，
类型：发明
国别省市：